RTL层次之系统互连线及系统电路的软件自动化验证方法研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·集成电路验证方法 | 第9-10页 |
| ·仿真验证 | 第9-10页 |
| ·FPGA验证 | 第10页 |
| ·系统互连线与系统电路的验证 | 第10-12页 |
| ·系统互连线验证 | 第10页 |
| ·系统电路验证 | 第10-11页 |
| ·可改善方向 | 第11页 |
| ·国内外研究现状 | 第11-12页 |
| ·本论文的研究意义和价值 | 第12页 |
| ·本论文的创新点 | 第12页 |
| ·本论文的总体结构 | 第12-13页 |
| 第二章 系统互连线软件自动化验证研究与实现 | 第13-39页 |
| ·系统互连线介绍 | 第13-15页 |
| ·系统互连线传统验证方法 | 第15-16页 |
| ·系统互连线自动化验证方案研究 | 第16-18页 |
| ·脚本语言(PYTHON)介绍 | 第18-21页 |
| ·测试工具(SPYGLASS)介绍 | 第21-25页 |
| ·启动Spyglass | 第21-22页 |
| ·Spyglass批处理文件格式 | 第22-25页 |
| ·系统互连线自动化验证方法实现 | 第25-38页 |
| ·表格格式 | 第25-27页 |
| ·模块信息 | 第25-26页 |
| ·互连线信息 | 第26-27页 |
| ·总结 | 第27页 |
| ·Python自动化脚本的实现 | 第27-38页 |
| ·生成check.spp | 第29-31页 |
| ·生成connect_lst与inv_lst | 第31-32页 |
| ·生成spyglass.sgdc | 第32-34页 |
| ·启动Spyglass | 第34页 |
| ·对spyglass报告作后处理 | 第34-36页 |
| ·总结 | 第36-38页 |
| ·系统互连线自动化测试脚本的实际使用 | 第38-39页 |
| 第三章 系统电路软件自动化验证研究与实现 | 第39-71页 |
| ·系统电路介绍 | 第39-44页 |
| ·时钟产生器 | 第39-40页 |
| ·管脚选择器 | 第40-42页 |
| ·Design For Test | 第42-44页 |
| ·模拟电路在扫描链测试的状态 | 第42-43页 |
| ·模拟电路在漏电流测试的状态 | 第43-44页 |
| ·系统级电路自动化验证方案研究 | 第44-46页 |
| ·SYSTEMVERILOG语言介绍 | 第46-47页 |
| ·OVM介绍 | 第47-53页 |
| ·系统电路自动化验证方法实现 | 第53-69页 |
| ·表格格式 | 第53-59页 |
| ·Python自动化脚本的实现 | 第59-69页 |
| ·生成OVM测试环境 | 第61-63页 |
| ·生成设计的行为级模型 | 第63-65页 |
| ·生成功能覆盖率文件 | 第65-67页 |
| ·启动VCS跑仿真 | 第67页 |
| ·对仿真结果进行后处理 | 第67-69页 |
| ·总结 | 第69页 |
| ·系统级电路自动化测试脚本的实际使用 | 第69-71页 |
| 第四章 结论和展望 | 第71-73页 |
| ·本论文研究总结 | 第71-72页 |
| ·可改善空间 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-75页 |
| 附录 | 第75-82页 |
