基于FPGA的LD-CELP语音编解码器设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·本课题研究目的和意义 | 第10-11页 |
| ·国内外研究现状 | 第11-14页 |
| ·语音编码技术分类 | 第11-12页 |
| ·主要语音编码标准 | 第12-14页 |
| ·本课题主要研究内容 | 第14-15页 |
| 第2章 LD-CELP 编解码器原理 | 第15-27页 |
| ·LD-CELP 算法概述 | 第15-16页 |
| ·LD-CELP 编码器 | 第15-16页 |
| ·LD-CELP 解码器 | 第16页 |
| ·编解码主要技术 | 第16-26页 |
| ·使用混合窗进行LPC 分析 | 第16-19页 |
| ·听觉加权滤波器 | 第19页 |
| ·合成滤波器 | 第19-20页 |
| ·对数增益滤波器 | 第20-22页 |
| ·码书搜索 | 第22-24页 |
| ·后滤波器 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 DSP 软核简介 | 第27-36页 |
| ·寄存器组 | 第27-28页 |
| ·寻址方式 | 第28页 |
| ·条件关键字 | 第28-29页 |
| ·指令集 | 第29-35页 |
| ·赋值指令 | 第29页 |
| ·移位指令 | 第29-30页 |
| ·逻辑运算指令 | 第30页 |
| ·算术运算指令 | 第30-32页 |
| ·乘/除法指令 | 第32-33页 |
| ·条件跳转指令 | 第33-34页 |
| ·其它指令 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 编解码体系结构及其实现 | 第36-49页 |
| ·体系结构 | 第36-37页 |
| ·编码器体系结构 | 第36-37页 |
| ·解码器体系结构 | 第37页 |
| ·硬件实现 | 第37-42页 |
| ·I~2S 总线简介 | 第37-39页 |
| ·I~2S 接收端 | 第39页 |
| ·I~2S 发送端 | 第39-40页 |
| ·编码输入接口 | 第40-41页 |
| ·编码输出接口 | 第41页 |
| ·解码输入接口 | 第41页 |
| ·解码输出接口 | 第41-42页 |
| ·软件实现 | 第42-46页 |
| ·编码器主程序的软件实现 | 第42-45页 |
| ·解码器主程序的软件实现 | 第45-46页 |
| ·联合仿真 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第5章 FPGA 设计 | 第49-53页 |
| ·XC3S1000 简介 | 第49-50页 |
| ·音频转换实现 | 第50页 |
| ·FPGA 实现 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 附录1 编码器嵌入式代码主程序 | 第57-64页 |
| 附录2 解码器嵌入式代码主程序 | 第64-70页 |
| 攻读学位期间发表的学术论文 | 第70-71页 |
| 致谢 | 第71页 |
