| 1 引言 | 第1-6页 |
| 2 超长指令字技术 | 第6-7页 |
| 3 超标量技术 | 第7-20页 |
| 3．1 超标量技术的发展 | 第8-9页 |
| 3．2 影响指令级并行处理的主要原因 | 第9-12页 |
| 3．2．1 数据相关（Data Dependence） | 第9-10页 |
| 3．2．2 控制相关（Control Dependence） | 第10-11页 |
| 3．2．3 资源冲突（Resource Conflicts） | 第11-12页 |
| 3．3 超标量处理器的指令发送策略 | 第12-15页 |
| 3．3．1 寄存器更名（Register Renaming） | 第13页 |
| 3．3．2 推测分支执行（Speculative Branch Processing） | 第13-14页 |
| 3．3．3 暂缓发送（Shelved Issue） | 第14页 |
| 3．3．4 乱序发送（Out-of-order Issue） | 第14-15页 |
| 3．3．5 不对齐发送（Unaligned Issue） | 第15页 |
| 3．4 Pentium Ⅲ的动态执行结构 | 第15-20页 |
| 3．4．1 顺序发送前端 | 第16-19页 |
| 3．4．2 乱序执行核心 | 第19页 |
| 3．4．3 顺序退出单元 | 第19-20页 |
| 3．4．4 重排序缓冲区ROB | 第20页 |
| 4 显式并行指令计算技术 | 第20-21页 |
| 5 IA-64指令集结构 | 第21-31页 |
| 5．1 IA-64指令编码格式 | 第23页 |
| 5．2 分支判定 | 第23-25页 |
| 5．3 数据推测 | 第25页 |
| 5．4 控制推测 | 第25-27页 |
| 5．5 软件流水线 | 第27-29页 |
| 5．6 Itanium的EPIC核心结构 | 第29-31页 |
| 6 结语 | 第31-35页 |
