| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 引言 | 第10-14页 |
| ·微处理器设计及验证技术现状 | 第10-12页 |
| ·FPGA-CPU调试技术 | 第12-13页 |
| ·FPGA-CPU | 第12页 |
| ·FPGA-CPU调试技术 | 第12-13页 |
| ·本文研究内容 | 第13-14页 |
| 2 基于Nios II的CPU调试系统设计 | 第14-21页 |
| ·基于Nios II的FPGA-CPU调试系统 | 第14-16页 |
| ·微处理器IP核 | 第14-15页 |
| ·Nios II嵌入式微处理器 | 第15-16页 |
| ·基于Nios II的FPGA-CPU调试系统软、硬件开发流程 | 第16-17页 |
| ·基于Nios II的FPGA-CPU调试系统的功能和系统结构 | 第17-19页 |
| ·基于Nios II的FPGA-CPU调试系统的功能 | 第17-18页 |
| ·基于Nios II的CPU调试系统结构 | 第18-19页 |
| ·FPGA-CPU的接口设计要求 | 第19-21页 |
| ·可测试性设计 | 第19页 |
| ·FPGA-CPU的接口设计要求 | 第19-21页 |
| 3 硬件设计 | 第21-40页 |
| ·硬件设计的功能和规划 | 第21-22页 |
| ·硬件设计要实现的功能 | 第21页 |
| ·器件选择和硬件系统组成规划 | 第21-22页 |
| ·硬件架构 | 第22-25页 |
| ·Avalon总线 | 第22-23页 |
| ·Nios II处理器的外围设备接口 | 第23-24页 |
| ·硬件系统架构框图 | 第24-25页 |
| ·Avalon自定制接口模块的VHDL设计 | 第25-34页 |
| ·双端口存储器读写控制模块 | 第25-26页 |
| ·通用寄存器组扫描模块 | 第26-28页 |
| ·FPGA-CPU运行控制和扫描模块 | 第28-34页 |
| ·SOPC系统的设计 | 第34-40页 |
| ·Nios II处理器系统 | 第35-38页 |
| ·SOPC系统的设计实现 | 第38-40页 |
| 4 软件设计 | 第40-67页 |
| ·基于Nios II的系统软件开发环境 | 第40-46页 |
| ·Nios II集成开发环境(IDE) | 第40-41页 |
| ·HAL系统库 | 第41-43页 |
| ·基于HAL配置文件 | 第43-46页 |
| ·自定义伪汇编程序的编译 | 第46-54页 |
| ·规则文件语法 | 第46-48页 |
| ·伪汇编程序格式 | 第48-49页 |
| ·编译器 | 第49-54页 |
| ·CPU调试系统软件的功能和系统规划 | 第54-57页 |
| ·软件系统的功能分析 | 第54-55页 |
| ·软件系统规划 | 第55-57页 |
| ·基于Nios II的FPGA-CPU调试系统软件设计 | 第57-67页 |
| ·系统软件程序流程图 | 第57-60页 |
| ·自定义外设的结构声明和访问 | 第60-63页 |
| ·子程序设计 | 第63-67页 |
| 5 FPGA-CPU的调试 | 第67-79页 |
| ·调试对象为无流水串行CPU | 第67-75页 |
| ·加载无流水串行CPU | 第67-69页 |
| ·测试程序 | 第69-70页 |
| ·各种调试模式下测试程序的运行结果 | 第70-75页 |
| ·调试对象为五级流水CPU | 第75-78页 |
| ·测试总结 | 第78-79页 |
| 6 结论 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 附录 A | 第82-86页 |
| 附录 B | 第86-89页 |
| 作者简历 | 第89-91页 |
| 学位论文数据集 | 第91页 |
