| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-20页 |
| ·课题研究背景 | 第13-18页 |
| ·DSP开发系统概述 | 第13-14页 |
| ·片上调试概述 | 第14-18页 |
| ·本课题的来源、主要工作和结果 | 第18页 |
| ·本文的组织结构 | 第18-20页 |
| 第二章 YHFT-DSP体系结构与可调试性设计分析 | 第20-32页 |
| ·YHFT-DSP体系结构 | 第20-27页 |
| ·CPU结构 | 第20-21页 |
| ·YHFT-DSP CPU数据通路 | 第21页 |
| ·YHFT-DSP CPU控制寄存器组 | 第21-22页 |
| ·YHFT-DSP指令结构概述 | 第22-24页 |
| ·YHFT-DSP流水线概述 | 第24-25页 |
| ·YHFT-DSP片内存储器 | 第25-27页 |
| ·YHFT-DSP存储通路 | 第27页 |
| ·YHFT-DSP片上调试结构分析 | 第27-31页 |
| ·IEEE-ISTO 5001片上调试标准 | 第28-29页 |
| ·YHFT-DSP的可调试性设计分析 | 第29-30页 |
| ·YHFT-DSP片上调试的总体结构 | 第30-31页 |
| ·小结 | 第31-32页 |
| 第三章 基于主机口的YHFT-DSP调试结构设计 | 第32-50页 |
| ·YHFT-DSP主机口部件概述 | 第32-36页 |
| ·HPI接口信号描述 | 第32-33页 |
| ·HPI寄存器 | 第33-35页 |
| ·HPI存取顺序 | 第35页 |
| ·HPI自举模式 | 第35-36页 |
| ·基于主机口的YHFT-DSP调试总体结构 | 第36-37页 |
| ·保留空间处理模块设计 | 第37-39页 |
| ·YHFT-DSP存储器地址分配 | 第37-38页 |
| ·YHFT-DSP新增地址分配 | 第38-39页 |
| ·断点和单步机制设计 | 第39-47页 |
| ·断点机制的实现 | 第40-44页 |
| ·流水线控制命令及单步机制的实现 | 第44-46页 |
| ·流水线调试暂停信号控制 | 第46-47页 |
| ·程序剖析模块设计 | 第47-49页 |
| ·小结 | 第49-50页 |
| 第四章 基于JTAG边界扫描的YHFT-DSP调试结构设计 | 第50-64页 |
| ·JTAG边界扫描原理 | 第50-56页 |
| ·JTAG边界扫描接口结构 | 第50-51页 |
| ·JTAG边界扫描单元结构 | 第51-52页 |
| ·JTAG引脚定义 | 第52-53页 |
| ·TAP控制器 | 第53-56页 |
| ·数据寄存器 | 第56页 |
| ·JTAG指令 | 第56页 |
| ·YHFT-DSP JTAG边界扫描调试结构 | 第56-63页 |
| ·YHFT-DSP JTAG边界扫描结构 | 第56-59页 |
| ·基于JTAG的YHFT-DSP调试结构 | 第59-62页 |
| ·JTAG仿真器设计 | 第62-63页 |
| ·小结 | 第63-64页 |
| 第五章 YHFT-DSP调试结构的模拟验证 | 第64-73页 |
| ·验证方法与策略 | 第64-66页 |
| ·模拟验证 | 第64-65页 |
| ·验证策略和验证工具 | 第65-66页 |
| ·YHFT-DSP调试结构的测试码开发 | 第66-69页 |
| ·测试码开发原则 | 第66页 |
| ·YHFT-DSP两种调试结构的测试码开发 | 第66-69页 |
| ·YHFT-DSP调试结构的设计验证 | 第69-72页 |
| ·小结 | 第72-73页 |
| 第六章 YHFT-DSP调试系统的实现 | 第73-87页 |
| ·集成开发环境YHFT-IDE | 第73-74页 |
| ·YHFT-IDE集成开发环境调试功能 | 第74-80页 |
| ·片上调试的基本实现过程 | 第80-85页 |
| ·片上调试实现的总体结构 | 第81-84页 |
| ·JTAG调试性能评测 | 第84-85页 |
| ·小结 | 第85-87页 |
| 第七章 结束语 | 第87-89页 |
| ·工作总结 | 第87-88页 |
| ·工作展望 | 第88-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-92页 |
| 作者在学期间取得的学术成果 | 第92页 |