| 学位论文原创性声明和学位论文版权使用授权书 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-20页 |
| ·研究背景和意义 | 第11-12页 |
| ·TCP/IP 协议简介 | 第12-14页 |
| ·TCP/IP 负荷减轻引擎 | 第14-17页 |
| ·国内外发展现状 | 第17-18页 |
| ·论文的主要工作和意义 | 第18页 |
| ·本文结构安排 | 第18-20页 |
| 第2章 IP 协议处理器简介及 FPGA 设计方法 | 第20-33页 |
| ·IP 协议处理器 | 第20-23页 |
| ·IP:网际协议简介 | 第20-22页 |
| ·IP 协议处理器特点 | 第22-23页 |
| ·FPGA 设计流程 | 第23-28页 |
| ·FPGA 简介 | 第23-24页 |
| ·FPGA 的设计原则 | 第24-25页 |
| ·FPGA 的设计流程 | 第25-28页 |
| ·自顶向下的设计方法 | 第28页 |
| ·硬件描述语言 Verilog 简介 | 第28-30页 |
| ·Verilog 的产生与发展 | 第29页 |
| ·采用 Verilog 设计复杂数字电路的优点 | 第29-30页 |
| ·传统设计方法 | 第29-30页 |
| ·Verilog HDL 设计法与传统的电路原理图输入法的比较 | 第30页 |
| ·Verilog HDL 的标准化与软核的重用 | 第30页 |
| ·本文采用的设计工具简介 | 第30-32页 |
| ·设计输入和仿真工具 | 第30-31页 |
| ·综合工具 | 第31页 |
| ·实现和验证工具 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 IP 协议处理器的模块划分和工作原理 | 第33-53页 |
| ·整体模块划分和工作流程 | 第33-34页 |
| ·接口电路设计 | 第34-38页 |
| ·PCI 总线规范 | 第34-36页 |
| ·DMA 方式 | 第36页 |
| ·基于 PCI 的 DMA 接口的电路设计 | 第36-38页 |
| ·协议处理器发送端模块设计 | 第38-45页 |
| ·控制状态机 | 第39-40页 |
| ·报头制作模块 | 第40-41页 |
| ·输出缓存模块 | 第41页 |
| ·路由选择模块 | 第41-45页 |
| ·基于CAM 的路由查找 | 第42-43页 |
| ·基于FPGA 的 CAM 设计 | 第43页 |
| ·工作流程 | 第43-45页 |
| ·协议处理器接收端模块设计 | 第45-51页 |
| ·输入状态机 | 第45-46页 |
| ·控制状态机 | 第46-47页 |
| ·缓冲模块 | 第47-49页 |
| ·报头检验模块 | 第49页 |
| ·重组模块 | 第49-50页 |
| ·输出控制模块 | 第50-51页 |
| ·定时器模块 | 第51页 |
| ·本章小结 | 第51-53页 |
| 第4章 IP 协议处理器的行为级仿真和综合 | 第53-68页 |
| ·用Verilog 对各模块进行行为级描述和仿真 | 第53-63页 |
| ·接口电路模块的描述和仿真 | 第53-54页 |
| ·发送端模块的描述和仿真 | 第54-56页 |
| ·接受端模块的描述和仿真 | 第56-60页 |
| ·协议处理器的整体仿真 | 第60-63页 |
| ·协议处理器的综合 | 第63-66页 |
| ·使用 Synplify Pro 综合协议处理器 | 第64-65页 |
| ·综合后仿真 | 第65-66页 |
| ·本章小结 | 第66-68页 |
| 第5章 IP 协议处理器的实现和验证 | 第68-81页 |
| ·协议处理器的实现和布局布线后仿真 | 第68-73页 |
| ·协议处理器的实现 | 第68-69页 |
| ·协议处理器的布局布线后仿真 | 第69-70页 |
| ·时序分析 | 第70-71页 |
| ·功耗分析 | 第71-73页 |
| ·逻辑资源占用报告 | 第73页 |
| ·配置位流文件 | 第73-77页 |
| ·采用器件简介 | 第73-76页 |
| ·用iMPACT 下载配置文件 | 第76-77页 |
| ·在线验证 | 第77-79页 |
| ·验证平台 | 第77-78页 |
| ·验证步骤 | 第78-79页 |
| ·验证结果 | 第79页 |
| ·本章小结 | 第79-81页 |
| 结论 | 第81-83页 |
| 参考文献 | 第83-86页 |
| 附录A（攻读学位期间所发表的学术论文目录） | 第86-87页 |
| 附录B（子模块仿真图和门级电路图） | 第87-93页 |
| 致谢 | 第93页 |