摘要 | 第1-5页 |
Abstract | 第5-12页 |
第一章 绪论 | 第12-19页 |
·研究背景 | 第12-13页 |
·数字接收系统方案的概况及选择 | 第13-16页 |
·零中频接收方案 | 第13-14页 |
·射频数字化方案 | 第14-15页 |
·宽带中频数字化方案 | 第15-16页 |
·本系统总体结构 | 第16-17页 |
·本方案评估 | 第17页 |
·作者的主要工作 | 第17-18页 |
·本文的主要内容及结构 | 第18-19页 |
第二章 中频数字化接收相关理论 | 第19-36页 |
·采样量化理论 | 第19-20页 |
·数字下变频(DDC) | 第20-22页 |
·正交变换原理 | 第22-24页 |
·数控振荡器(NCO)原理 | 第24-27页 |
·数字滤波原理及设计方法 | 第27-29页 |
·数字滤波器设计理论基础 | 第27-28页 |
·FIR滤波器的设计方法 | 第28-29页 |
·载波同步理论 | 第29-36页 |
·载波同步的必要性 | 第29-31页 |
·用数字costas环实现载波同步的原理 | 第31-36页 |
第三章 中频数字接收机方案设计,理论仿真及参数设计 | 第36-61页 |
·方案概述 | 第36-37页 |
·COSTAS环跟踪过程的仿真 | 第37-49页 |
·用costas环实现载波同步与数字下变频的可行性证明的仿真 | 第37-41页 |
·一阶环与二阶环锁定单频点频差的比较 | 第41-45页 |
·二阶环的参数仿真 | 第45-49页 |
·环路滤波器的分析及参数设计 | 第49-56页 |
·环路滤波器的数学模型及参数设计 | 第49-52页 |
·环路滤波器的捕捉带宽分析 | 第52-53页 |
·环路滤波器的锁定时间分析 | 第53-54页 |
·环路滤波器的精度分析: | 第54-56页 |
·其它相关模块的设计及参数选择 | 第56-61页 |
·COSTAS环的设计及参数选择 | 第56-57页 |
·采样时钟与输出速率的选择 | 第57-58页 |
·滤波器设计 | 第58-59页 |
·NCO的参数设计 | 第59-61页 |
第四章 数字下变频与载波同步在FPGA中的具体实现 | 第61-79页 |
·系统的总体及各模块具体实现 | 第61-75页 |
·系统的顶层原理图 | 第61页 |
·时钟系统 | 第61-62页 |
·NCO在FPGA中的实现 | 第62-64页 |
·NCO频率控制的实现 | 第64-66页 |
·costas环的环路滤波器在FPGA中的实现 | 第66-68页 |
·FIR在FPGA中的实现 | 第68-71页 |
·符号鉴相器的设计与实现 | 第71-72页 |
·串/并/串电路的设计与实现 | 第72-73页 |
·各子模块联合后仿真 | 第73-75页 |
·代码设计风格及设计流程 | 第75-79页 |
·HDL代码设计风格 | 第75-77页 |
·FPGA设计流程 | 第77-79页 |
第五章 中频数字化接收机的硬件系统实现 | 第79-97页 |
·FPGA概述及其在数字信号处理中的应用 | 第79-80页 |
·硬件系统概述 | 第80-81页 |
·系统指标要求 | 第80-81页 |
·系统方案框图及相应设计思想 | 第81页 |
·A/D转换芯片的选择及电路设计 | 第81-86页 |
·AD6644的结构及特点 | 第81-84页 |
·AD6644与FPGA的接口 | 第84-85页 |
·AD6644的驱动级 | 第85-86页 |
·FPGA及其配置芯片 | 第86-91页 |
·XC2V500的结构及特点 | 第86-89页 |
·FIFO模块 | 第89-90页 |
·电源模块的选择 | 第90-91页 |
·电路板设计 | 第91-97页 |
·高速数字系统中线路的传输线效应 | 第91-95页 |
·LVDS差分接口标准的应用 | 第95-96页 |
·其它设计注意事项 | 第96-97页 |
第六章 系统测试及结果分析 | 第97-102页 |
·硬件实物图 | 第97-98页 |
·整个程序占用资源分析 | 第98页 |
·系统电路的调试 | 第98-102页 |
·输入输出技术指标 | 第99页 |
·实际调试中的问题 | 第99-102页 |
结束语 | 第102-103页 |
参考文献 | 第103-105页 |
致谢 | 第105-106页 |
个人简历 | 第106页 |