| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 论文研究背景及意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-20页 |
| 1.2.1 SARADC | 第18-19页 |
| 1.2.2 FlashADC | 第19页 |
| 1.2.3 Flash-SARADC | 第19-20页 |
| 1.3 论文的创新之处 | 第20页 |
| 1.4 论文的结构安排 | 第20-22页 |
| 第二章 Flash-SAR混合型ADC概述 | 第22-36页 |
| 2.1 快闪型(Flash)ADC | 第22-24页 |
| 2.2 逐次逼近模数转换器SARADC | 第24-31页 |
| 2.2.1 SARADC结构与原理 | 第24-26页 |
| 2.2.2 D/A转换器 | 第26-27页 |
| 2.2.3 二进制加权电容DAC结构的SARADC | 第27-31页 |
| 2.3 ADC性能参数 | 第31-35页 |
| 2.3.1 静态参数 | 第31-33页 |
| 2.3.2 动态参数 | 第33-35页 |
| 2.4 总结 | 第35-36页 |
| 第三章 SARADC中电荷型DAC开关设计 | 第36-41页 |
| 3.1 低功耗考虑 | 第36-37页 |
| 3.2 高位电容跳过算法的工作原理 | 第37-39页 |
| 3.3 高位跳过复用算法的开关切换功耗 | 第39-40页 |
| 3.4 总结 | 第40-41页 |
| 第四章 Flash-SAR混合型ADC系统结构 | 第41-48页 |
| 4.1 Flash-SAR混合型ADC的结构 | 第41-42页 |
| 4.2 Flash-SAR混合型ADC的工作原理 | 第42-43页 |
| 4.3 Flash-SAR混合型ADC的误差分析 | 第43-47页 |
| 4.3.1 电容的失配 | 第43-45页 |
| 4.3.2 比较器的失调和噪声 | 第45-47页 |
| 4.4 总结 | 第47-48页 |
| 第五章 12bit 100MS/s Flash-SAR混合型ADC的电路设计 | 第48-64页 |
| 5.1 关键电路设计 | 第48-56页 |
| 5.1.1 采样保持电路设计 | 第48-51页 |
| 5.1.2 比较器设计 | 第51-54页 |
| 5.1.3 异步时钟产生电路 | 第54-55页 |
| 5.1.4 SARADC控制逻辑 | 第55-56页 |
| 5.2 SARADC带冗余位数字校准算法 | 第56-60页 |
| 5.3 系统仿真 | 第60-63页 |
| 5.2.1 ADC量化后输出波形 | 第60-61页 |
| 5.2.2 ADC动态参数分析 | 第61-63页 |
| 5.4 总结 | 第63-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 工作总结 | 第64页 |
| 6.2 未来展望 | 第64-66页 |
| 参考文献 | 第66-71页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第71-72页 |