摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
缩略词表 | 第14-15页 |
第一章 绪论 | 第15-22页 |
1.1 课题研究背景及意义 | 第15-17页 |
1.2 国内外研究现状及发展态势 | 第17-20页 |
1.3 本文主要工作与创新 | 第20-22页 |
第二章 2~k并行FIR滤波器的低复杂度实现方法 | 第22-41页 |
2.1 FIR滤波器及其多相滤波结构 | 第22-24页 |
2.2 低复杂度并行滤波器结构 | 第24页 |
2.3 2~k并行FIR滤波器的FFA算法及动态系数滤波结构 | 第24-40页 |
2.3.1 2并行FFA及其动态系数滤波结构 | 第24-27页 |
2.3.2 4并行FFA及其动态系数滤波结构 | 第27-29页 |
2.3.3 8并行FFA及其动态系数滤波结构 | 第29-30页 |
2.3.4 任意2~k并行动态系数滤波算法 | 第30-33页 |
2.3.5 N抽头2~k并行滤波器算法与硬件复杂度评价 | 第33-40页 |
2.4 本章小结 | 第40-41页 |
第三章 质数度并行FIR的低复杂度实现方法 | 第41-50页 |
3.1 5并行FIR的低复杂度LPF算法 | 第41-45页 |
3.2 质数度并行滤波器低复杂度LPF算法 | 第45-47页 |
3.3 低阶数高并行度FIR的低复杂度实现方法 | 第47-49页 |
3.4 本章小结 | 第49-50页 |
第四章 2~k点FFT分解算法的旋转因子复杂度分析 | 第50-64页 |
4.1 FFT算法与传统实现结构 | 第50-56页 |
4.1.1 FFT算法回顾 | 第50-53页 |
4.1.2 FFT的传统实现结构 | 第53-56页 |
4.2 2~k点FFT分解算法的旋转因子复杂度分析 | 第56-63页 |
4.2.1 旋转因子乘法的硬件实现 | 第56-59页 |
4.2.2 CTA算法的旋转因子复杂度 | 第59-63页 |
4.3 本章小结 | 第63-64页 |
第五章 基于位串行计算的高硬件效率FFT设计与实现 | 第64-75页 |
5.1 基于位串行计算的流水线FFT整体设计 | 第64-65页 |
5.2 位串行计算单元设计与优化 | 第65-69页 |
5.2.1 位串行复数加法器与减法器 | 第66页 |
5.2.2 位串行复数乘法器及其优化 | 第66-69页 |
5.3 基于本文结构的多点数FFT兼容设计 | 第69-70页 |
5.4 基于位串行计算的全并行512点FFT设计与实现 | 第70-74页 |
5.5 本章小结 | 第74-75页 |
第六章 全文总结 | 第75-77页 |
6.1 论文总结 | 第75-76页 |
6.2 下一步的研究工作 | 第76-77页 |
致谢 | 第77-78页 |
参考文献 | 第78-82页 |
攻读硕士期间获得成果 | 第82-84页 |
个人简介 | 第84页 |