| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 SDRAM发展概况与现状 | 第10-13页 |
| 1.1.1 存储器介绍 | 第10-11页 |
| 1.1.2 SDRAM发展概况与现状介绍 | 第11-13页 |
| 1.2 SDRAM在SOC中的应用 | 第13-15页 |
| 1.3 本课题研究目的及意义 | 第15-16页 |
| 1.4 本论文的结构安排 | 第16-18页 |
| 第二章 SDRAM器件架构及基本操作分析 | 第18-28页 |
| 2.1 SDRAM器件架构介绍 | 第18-22页 |
| 2.1.1 器件架构 | 第18-19页 |
| 2.1.2 主要特性（Feature）描述 | 第19-20页 |
| 2.1.3 模式寄存器定义 | 第20-22页 |
| 2.2 SDRAM器件接口简介 | 第22-23页 |
| 2.3 指令与操作时序 | 第23-28页 |
| 2.3.1 模式寄存器加载操作 | 第24页 |
| 2.3.2 行打开（Active）、关闭（Pre Charge）操作 | 第24-25页 |
| 2.3.3 行自动关闭（Auto Pre Charge）操作 | 第25页 |
| 2.3.4 读（Read）操作和写（Write）操作 | 第25页 |
| 2.3.5 自动刷新（Auto Refresh）操作 | 第25-26页 |
| 2.3.6 自刷新（Self Refresh）操作 | 第26页 |
| 2.3.7 突发终止（Burst Terminate）操作 | 第26页 |
| 2.3.8 省电（Power-Down）模式操作 | 第26-27页 |
| 2.3.9 其他操作 | 第27-28页 |
| 第三章 SDRAM控制器规格介绍 | 第28-53页 |
| 3.1 控制器所支持的功能特性 | 第28-30页 |
| 3.2 控制器接口信号 | 第30-36页 |
| 3.3 CPU配置寄存器介绍 | 第36-48页 |
| 3.4 地址映射介绍 | 第48-51页 |
| 3.5 门控时钟架构介绍 | 第51-53页 |
| 第四章 SDRAM控制器实现 | 第53-64页 |
| 4.1 SDRAM控制器架构介绍 | 第53-55页 |
| 4.2 寄存器配置模块 | 第55-56页 |
| 4.3 命令解码模块 | 第56-57页 |
| 4.4 命令重排序模块 | 第57-59页 |
| 4.5 地址映射解码模块 | 第59页 |
| 4.6 刷新控制模块 | 第59-60页 |
| 4.7 读写命令转换模块 | 第60-61页 |
| 4.8 初始化操作流程及注意事项 | 第61-62页 |
| 4.9 软件编程实例 | 第62-64页 |
| 第五章 功能仿真、网表综合和形式验证 | 第64-74页 |
| 5.1 功能仿真 | 第64-68页 |
| 5.1.1 基于UVM和AIP的验证架构介绍 | 第65-68页 |
| 5.1.2 仿真工具及结果 | 第68页 |
| 5.2 DESIGN COMPILER综合 | 第68-70页 |
| 5.3 LEC形式验证 | 第70-71页 |
| 5.4 基于PTPX的功耗分析 | 第71-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 结论与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
