| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 论文的研究目的和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 基于网络的多 DSP 调试技术的发展趋势 | 第13-15页 |
| 1.4 本文的内容安排 | 第15-17页 |
| 第2章 系统平台设计 | 第17-31页 |
| 2.1 系统平台结构与实现 | 第17-22页 |
| 2.1.1 系统平台结构分析 | 第17-20页 |
| 2.1.2 系统平台实现 | 第20-22页 |
| 2.2 系统核心功能研究 | 第22-30页 |
| 2.2.1 以太网络功能 | 第23-24页 |
| 2.2.2 FLASH 阵列读写功能 | 第24-28页 |
| 2.2.3 DSP 与 FPGA 通信功能 | 第28-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第3章 基于网络的调试技术研究实现 | 第31-54页 |
| 3.1 以太网功能的技术实现 | 第31-39页 |
| 3.1.1 TCP、UDP 协议 | 第31-35页 |
| 3.1.2 系统网络传输功能实现 | 第35-39页 |
| 3.2 FLASH 阵列读写的实现 | 第39-50页 |
| 3.2.1 FLASH 阵列读写功能 | 第39-43页 |
| 3.2.2 FLASH 阵列读写的优化算法 | 第43-47页 |
| 3.2.3 系统 FLASH 读写功能的实现 | 第47-50页 |
| 3.3 模块之间互连的实现 | 第50-53页 |
| 3.3.1 FPGA 与 TS101 的互连 | 第50-52页 |
| 3.3.2 系统与上位机的互连 | 第52-53页 |
| 3.4 本章小结 | 第53-54页 |
| 第4章 系统平台测试与结果分析 | 第54-62页 |
| 4.1 以太网功能的测试结果分析 | 第54-57页 |
| 4.2 NAND FLASH 擦写功能测试结果分析 | 第57-58页 |
| 4.3 LINKPORT 功能测试结果分析 | 第58-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第5章 总结和展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |