| 目录 | 第2-4页 |
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 英文缩写说明 | 第8-9页 |
| 第1章 引言 | 第9-19页 |
| 1.1 处理器的背景和发展趋势 | 第9-15页 |
| 1.2 论文的工作导向 | 第15-16页 |
| 1.3 论文主要工作 | 第16-18页 |
| 1.4 论文结构安排 | 第18-19页 |
| 第2章 多核处理器及其运算模块设计 | 第19-45页 |
| 2.1 多核处理器系统架构介绍 | 第19-23页 |
| 2.1.1 整体系统架构分析 | 第19-20页 |
| 2.1.2 SIMD-RISC处理器简介 | 第20-23页 |
| 2.2 高性能运算模块设计 | 第23-41页 |
| 2.2.1 SIMD算术逻辑单元 | 第23-29页 |
| 2.2.2 SIMD乘除法器 | 第29-39页 |
| 2.2.3 SIMD移位单元 | 第39-41页 |
| 2.3 可执行运算阵列的设计 | 第41-44页 |
| 2.4 本章小结 | 第44-45页 |
| 第3章 多核处理器的核间通讯模块设计 | 第45-56页 |
| 3.1 混合核间通信机制 | 第45-46页 |
| 3.2 高性能通信模块设计 | 第46-54页 |
| 3.2.1 可配置寄存器文件的设计 | 第46-50页 |
| 3.2.2 FIFO的结构设计以及映射方式 | 第50-54页 |
| 3.3 本章小结 | 第54-56页 |
| 第4章 多核处理器的高性能低功耗后端设计及应用实现 | 第56-69页 |
| 4.1 处理器高性能低功耗的前端设计 | 第56-58页 |
| 4.1.1 SIMD处理器架构 | 第56页 |
| 4.1.2 扩展寄存器堆文件 | 第56-58页 |
| 4.2 基于TSMC 65nm的高性能低功耗后端设计流程 | 第58-64页 |
| 4.2.1 GP和LP标准单元库的参数比较 | 第59页 |
| 4.2.2 多阈值设计流程 | 第59-61页 |
| 4.2.3 多阈值流程在GP和LP工艺中的性能比较 | 第61-64页 |
| 4.3 芯片实现 | 第64-67页 |
| 4.4 H.264的应用实现 | 第67-68页 |
| 4.5 本章小结 | 第68-69页 |
| 第5章 总结与展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 硕士学习期间录用和发表的学术论文 | 第75-76页 |
| 致谢 | 第76-78页 |
