| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 第一章 引言 | 第8-19页 |
| ·论文的研究背景 | 第8-15页 |
| ·低功耗SDRAM的发展和特性 | 第8-11页 |
| ·LPDDR2 SDRAM的新特性 | 第11-15页 |
| ·本论文所做的主要工作 | 第15-16页 |
| ·所设计的控制器的特点 | 第16-17页 |
| ·本论文的研究意义 | 第17-18页 |
| ·论文结构 | 第18-19页 |
| 第二章 LPDDR2 SDRAM基本操作命令 | 第19-31页 |
| ·LPDDR2 SDRAM的存储结构和原理 | 第19-20页 |
| ·LPDDR2上电和初始化过程 | 第20-21页 |
| ·模式寄存器的配置 | 第21-22页 |
| ·LPDDR2 SDRAM的主要访问操作命令 | 第22-31页 |
| ·行激活(Activate) | 第26页 |
| ·突发读操作(Burst Read) | 第26-28页 |
| ·突发写操作(Burst Write) | 第28-29页 |
| ·刷新(Refresh)操作 | 第29-31页 |
| 第三章 LPDDR2 SDRAM控制器的设计 | 第31-56页 |
| ·LPDDR2 SDRAM控制器的设计指标 | 第31页 |
| ·LPDDR2 SDRAM控制器的整体架构的搭建 | 第31-35页 |
| ·初始化模块 | 第35-37页 |
| ·地址映射模块 | 第37-39页 |
| ·地址映射方式介绍 | 第37-38页 |
| ·不同地址映射方式的分析 | 第38-39页 |
| ·配置与控制模块的设计 | 第39-42页 |
| ·模式控制状态机的设计 | 第40-41页 |
| ·Auto-Refresh控制 | 第41-42页 |
| ·命令调度模块的设计 | 第42-50页 |
| ·命令仲裁模块_1 | 第42-43页 |
| ·Bank管理单元 | 第43-45页 |
| ·读写等命令调度模块 | 第45-47页 |
| ·Activate命令调度模块 | 第47-48页 |
| ·Precharge命令调度模块 | 第48页 |
| ·Bank交叉存取和Activate/Precharge命令的隐藏 | 第48-49页 |
| ·命令仲裁模块_2 | 第49-50页 |
| ·命令执行模块的设计 | 第50-52页 |
| ·重排序模块的设计 | 第52页 |
| ·基于FPGA的PHY的生成 | 第52-56页 |
| ·PHY的整体结构 | 第52-53页 |
| ·PHY内部子模块的生成 | 第53-55页 |
| ·PHY对SDRAM的信号输出 | 第55-56页 |
| 第四章 LPDDR2 SDRAM控制器功能验证 | 第56-73页 |
| ·所需验证的功能点 | 第56-57页 |
| ·基于VMM的模块验证 | 第57-63页 |
| ·基于VMM的验证环境介绍 | 第58-60页 |
| ·可配置寄存器的复位值和读写操作验证 | 第60页 |
| ·总线接口功能验证 | 第60-62页 |
| ·可配的Burst length和Address mapping方式验证 | 第62页 |
| ·对Self-Refresh、Power Down、Deep Power Down、Reset、MRR、MRW等功能的验证 | 第62-63页 |
| ·地址遍历的验证 | 第63页 |
| ·软硬件协同仿真的系统级验证 | 第63-66页 |
| ·SOC仿真验证平台介绍 | 第63-64页 |
| ·地址遍历的验证 | 第64-65页 |
| ·其它功能的验证 | 第65-66页 |
| ·验证结果总结 | 第66-67页 |
| ·仿真波形分析 | 第67-73页 |
| 第五章 总结和展望 | 第73-75页 |
| ·总结 | 第73-74页 |
| ·展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 致谢 | 第78-79页 |
| 攻读学位期间发表的学术论文 | 第79页 |
