摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第12-13页 |
缩略语对照表 | 第13-17页 |
第一章 绪论 | 第17-21页 |
1.1 研究背景与意义 | 第17-18页 |
1.2 本文工作及内容安排 | 第18-21页 |
第二章 HINOC2.0 接入技术概述 | 第21-31页 |
2.1 HINOC2.0 协议简介 | 第21-23页 |
2.1.1 组网方式 | 第21-22页 |
2.1.2 HINOC2.0 协议栈 | 第22-23页 |
2.2 HINOC2.0 MAC层简介 | 第23-25页 |
2.2.1 HINOC2.0 信道结构 | 第23-24页 |
2.2.2 MAC层帧类型 | 第24-25页 |
2.3 HINOC2.0 测试样机介绍 | 第25-26页 |
2.3.1 硬件架构 | 第25页 |
2.3.2 软件架构 | 第25-26页 |
2.4 HINOC2.0 SOC系统简介 | 第26-29页 |
2.4.1 HN1000 SOC芯片介绍 | 第26-28页 |
2.4.2 HINOC2.0 SOC系统工作机制 | 第28-29页 |
2.5 本章小结 | 第29-31页 |
第三章 HINOC2.0 SOC系统软件需求分析及总体设计 | 第31-47页 |
3.1 软件需求分析 | 第31-32页 |
3.1.1 功能性需求 | 第31-32页 |
3.1.2 非功能性需求 | 第32页 |
3.2 软件移植 | 第32-34页 |
3.2.1 移植方案 | 第33页 |
3.2.2 移植复杂度分析 | 第33-34页 |
3.3 软件开发环境 | 第34-37页 |
3.4 软硬件协同设计 | 第37-42页 |
3.4.2 CPU运行频率的选定 | 第37-39页 |
3.4.3 硬件存储的设计 | 第39-42页 |
3.5 SOC系统软件总体设计 | 第42-45页 |
3.5.1 软件整体设计 | 第42-44页 |
3.5.2 软件架构设计 | 第44-45页 |
3.6 本章小结 | 第45-47页 |
第四章 HINOC2.0 SOC系统软件详细设计 | 第47-81页 |
4.1 硬件访问 | 第47-48页 |
4.1.1 地址空间映射 | 第47页 |
4.1.2 外设寄存器访问 | 第47-48页 |
4.1.3 HIPHY和HIMAC访问接口 | 第48页 |
4.2 Bootloader程序 | 第48-51页 |
4.2.1 镜像文件引导记录 | 第48-50页 |
4.2.2 Bootloader执行流程 | 第50-51页 |
4.3 外设驱动程序 | 第51-58页 |
4.3.1 外设驱动简介 | 第51-52页 |
4.3.2 UART驱动 | 第52-57页 |
4.3.3 看门狗驱动 | 第57-58页 |
4.4 中断管理 | 第58-63页 |
4.4.1 ARC EM处理器中断处理 | 第58-61页 |
4.4.2 HINOC中断 | 第61-63页 |
4.5 定时器模块 | 第63-68页 |
4.5.1 定时器模块需求分析 | 第63-64页 |
4.5.2 定时器接口移植 | 第64-68页 |
4.5.3 信道参数更新定时器 | 第68页 |
4.6 接纳维护模块 | 第68-77页 |
4.6.1 节点接纳维护流程概述 | 第68-71页 |
4.6.2 多节点接纳冲突解决 | 第71-72页 |
4.6.3 自适应功率控制 | 第72-77页 |
4.7 调试模块 | 第77-80页 |
4.7.2 串口日志输出设计 | 第78-79页 |
4.7.3 调试命令解析 | 第79-80页 |
4.8 本章小结 | 第80-81页 |
第五章 系统软件测试与优化 | 第81-93页 |
5.1 系统软件功能测试 | 第81-87页 |
5.1.1 测试环境及步骤 | 第81-82页 |
5.1.2 测试结果与分析 | 第82-87页 |
5.2 HINOC2.0 系统性能测试 | 第87-89页 |
5.2.1 测试环境 | 第87页 |
5.2.2 传输带宽测试 | 第87-88页 |
5.2.3 时延、抖动和丢包率测试 | 第88-89页 |
5.3 软件优化 | 第89-91页 |
5.3.1 半维护机制实现 | 第89-91页 |
5.3.2 自适应功率控制改进 | 第91页 |
5.4 本章小结 | 第91-93页 |
第六章 工作总结与展望 | 第93-95页 |
参考文献 | 第95-97页 |
致谢 | 第97-99页 |
作者简介 | 第99-100页 |