| 摘要 | 第2-3页 |
| abstract | 第3页 |
| 第一章 绪论 | 第7-13页 |
| 1.1 课题研究背景 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 课题主要工作及成果 | 第10-11页 |
| 1.3.1 课题主要工作 | 第10-11页 |
| 1.3.2 本课题研究成果 | 第11页 |
| 1.4 论文的组织结构 | 第11-13页 |
| 第二章 DDR3 SDRAM接口电路物理层及DLL理论研究 | 第13-18页 |
| 2.1 DDR3 SDRAM PHY | 第13页 |
| 2.2 DDR3 SDRAM的读写时序 | 第13-15页 |
| 2.3 DLL基本结构 | 第15-16页 |
| 2.4 DLL的系统分析 | 第16-17页 |
| 2.4.1 DLL的稳定性分析 | 第16页 |
| 2.4.2 DLL的噪声分析 | 第16-17页 |
| 2.5 本章小结 | 第17-18页 |
| 第三章 DLL核心电路设计 | 第18-44页 |
| 3.1 DLL设计指标 | 第18页 |
| 3.2 DLL整体结构 | 第18-19页 |
| 3.3 鉴相器 | 第19-25页 |
| 3.3.1 鉴相器的非理想性 | 第20-21页 |
| 3.3.2 鉴相器的设计 | 第21-25页 |
| 3.4 电荷泵 | 第25-30页 |
| 3.4.1 电荷泵的分类 | 第25-27页 |
| 3.4.2 电荷泵的非理想性 | 第27-28页 |
| 3.4.3 电荷泵的设计 | 第28-30页 |
| 3.5 滤波器 | 第30页 |
| 3.6 压控延迟线 | 第30-37页 |
| 3.6.1 压控延迟单元的种类 | 第31-33页 |
| 3.6.2 压控延迟单元的设计 | 第33-36页 |
| 3.6.3 压控延迟线的设计 | 第36-37页 |
| 3.7 偏置电压产生电路的设计 | 第37-39页 |
| 3.8 DLL的可测性设计 | 第39-41页 |
| 3.8.1 模拟测试模块设计 | 第39-40页 |
| 3.8.2 数字测试模块设计 | 第40-41页 |
| 3.9 整体电路仿真 | 第41-43页 |
| 3.10 本章小结 | 第43-44页 |
| 第四章 DLL的辐射加固设计 | 第44-55页 |
| 4.1 辐射效应分析 | 第44-45页 |
| 4.2 鉴相器的加固 | 第45-47页 |
| 4.3 电荷泵的加固 | 第47-50页 |
| 4.3.1 电荷泵的SET敏感性分析 | 第47-49页 |
| 4.3.2 电荷泵的加固设计 | 第49-50页 |
| 4.4 偏置电压产生电路的加固 | 第50-54页 |
| 4.4.1 偏置电压产生电路的SET敏感性分析 | 第50-52页 |
| 4.4.2 偏置电压产生电路的加固设计 | 第52-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 抗辐射加固的DLL版图设计方案 | 第55-60页 |
| 5.1 版图设计加固方案 | 第55-56页 |
| 5.1.1 增大PN间距 | 第55页 |
| 5.1.2 增加保护环 | 第55-56页 |
| 5.1.3 特殊栅结构 | 第56页 |
| 5.2 DLL整体版图布局与实现 | 第56-57页 |
| 5.3 后仿真结果 | 第57-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第六章 结束语 | 第60-62页 |
| 6.1 本文工作总结 | 第60页 |
| 6.2 未来工作展望 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 攻读学位期间参加的工作及取得的研究成果 | 第67-68页 |