| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 本文研究背景和意义 | 第9-10页 |
| 1.2 串行数据总线的发展状况 | 第10-12页 |
| 1.3 基于FPGA+DSP架构的方案设计 | 第12-15页 |
| 1.4 研究内容及工作 | 第15-16页 |
| 1.5 论文结构 | 第16-17页 |
| 第二章 设计基础 | 第17-33页 |
| 2.1 FPGA和DSP概要 | 第17-22页 |
| 2.1.1 FPGA开发简介 | 第17-19页 |
| 2.1.2 DSP设计基础 | 第19-22页 |
| 2.2 串行接.协议介绍 | 第22-28页 |
| 2.2.1 1553B总线介绍 | 第22-24页 |
| 2.2.2 ARINC429总线介绍 | 第24-25页 |
| 2.2.3 以太网.介绍 | 第25-27页 |
| 2.2.4 通用异步串行接.介绍 | 第27-28页 |
| 2.3 开发工具 | 第28-32页 |
| 2.3.1 电路设计软件Altium Designer | 第28-30页 |
| 2.3.2 FPGA开发工具包ISE | 第30-31页 |
| 2.3.3 DSP开发软件包CCS | 第31-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 系统设计 | 第33-57页 |
| 3.1 系统核心模块 | 第34-38页 |
| 3.1.1 FPGA+DSP构架系统 | 第34-37页 |
| 3.1.2 外部存储器设计 | 第37-38页 |
| 3.2 1553B总线模块 | 第38-46页 |
| 3.2.1 BU-61580协议芯片介绍 | 第38-40页 |
| 3.2.2 BU-61580的工作方式 | 第40-41页 |
| 3.2.3 BU-61580模块设计方案 | 第41-46页 |
| 3.3 基于VHDL的ARINC429协议实现 | 第46-49页 |
| 3.3.1 模块接.简介 | 第46-47页 |
| 3.3.2 ARINC429模块收发实现过程 | 第47-48页 |
| 3.3.3 ARINC429模块实现 | 第48-49页 |
| 3.4 以太网.模块 | 第49-53页 |
| 3.4.1 硬件模块设计 | 第49-51页 |
| 3.4.2 基于W5300的服务器端设计 | 第51-53页 |
| 3.5 异步串行接.模块 | 第53-56页 |
| 3.5.1 UART模块设计 | 第53-55页 |
| 3.5.2 UART模块驱动设计 | 第55-56页 |
| 3.6 本章小结 | 第56-57页 |
| 第四章 DSP系统设计与模块测试 | 第57-73页 |
| 4.1 DSP系统设计 | 第57-64页 |
| 4.1.1 DSP外部总线配置 | 第57-60页 |
| 4.1.2 外部中断管理 | 第60-62页 |
| 4.1.3 DSP软件框架设计 | 第62-64页 |
| 4.2 模块测试 | 第64-71页 |
| 4.2.1 1553B接.测试 | 第64-68页 |
| 4.2.2 ARINC429接.测试 | 第68页 |
| 4.2.3 网.接.测试 | 第68-70页 |
| 4.2.4 异步串行接.测试 | 第70-71页 |
| 4.3 本章小结 | 第71-73页 |
| 第五章 结束语 | 第73-75页 |
| 5.1 总结 | 第73-74页 |
| 5.2 展望 | 第74-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-80页 |
| 作者在读期间的研究成果 | 第80-81页 |