弹载数字图像采集系统研究
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 1 绪论 | 第9-13页 |
| 1.1 课题研究背景及目的 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 研究内容及论文结构安排 | 第11-13页 |
| 2 系统总体设计方案 | 第13-22页 |
| 2.1 系统概述 | 第13页 |
| 2.2 设计原则 | 第13-14页 |
| 2.3 系统指标及要求 | 第14-15页 |
| 2.4 系统方案设计及工作过程 | 第15-16页 |
| 2.5 主要器件选型 | 第16-21页 |
| 2.5.1 工业相机选型 | 第16-18页 |
| 2.5.2 控制器芯片选型 | 第18-20页 |
| 2.5.3 存储器选型 | 第20页 |
| 2.5.4 千兆以太网芯片选型 | 第20-21页 |
| 2.6 本章小结 | 第21-22页 |
| 3 硬件设计与实现 | 第22-39页 |
| 3.1 电源模块设计 | 第22-24页 |
| 3.2 相机成像模块 | 第24-26页 |
| 3.3 Camera Link接口电路 | 第26-28页 |
| 3.3.1 LVDS工作原理 | 第26-27页 |
| 3.3.2 Camera Link接口电路 | 第27-28页 |
| 3.4 FLASH存储模块 | 第28-31页 |
| 3.4.1 FLASH内部结构 | 第29-30页 |
| 3.4.2 FLASH电路设计 | 第30-31页 |
| 3.5 无效块检测电路 | 第31-33页 |
| 3.6 千兆以太网模块 | 第33-37页 |
| 3.6.1 千兆以太网接口设计 | 第34页 |
| 3.6.2 PHY芯片工作模式 | 第34-36页 |
| 3.6.3 RJ-45 接口电路 | 第36-37页 |
| 3.7 FPGA配置电路 | 第37-38页 |
| 3.8 本章小结 | 第38-39页 |
| 4 逻辑设计与实现 | 第39-69页 |
| 4.1 FPGA开发设计流程 | 第39页 |
| 4.2 系统程序设计方案 | 第39-42页 |
| 4.3 信号消抖设计 | 第42-43页 |
| 4.4 图像数据缓存设计 | 第43-46页 |
| 4.4.1 相机输出图像指标 | 第43-45页 |
| 4.4.2 图像乒乓缓存模块设计 | 第45-46页 |
| 4.5 FLASH 存储逻辑设计 | 第46-61页 |
| 4.5.1 FLASH存储器控制实现 | 第48-59页 |
| 4.5.2 存储阵列的流水线设计 | 第59-61页 |
| 4.6 千兆以太网接口设计 | 第61-68页 |
| 4.6.1 以太网通信与TCP/IP层次化结构 | 第61-63页 |
| 4.6.2 数据控制逻辑设计 | 第63-65页 |
| 4.6.3 IP首部校验和设计 | 第65-66页 |
| 4.6.4 以太网帧的CRC校验设计 | 第66-68页 |
| 4.7 本章小结 | 第68-69页 |
| 5 系统集成与性能测试 | 第69-76页 |
| 5.1 系统硬件集成 | 第69-71页 |
| 5.2 系统性能测试 | 第71-75页 |
| 5.2.1 图像信号检测 | 第71-72页 |
| 5.2.2 回读数据操作 | 第72-73页 |
| 5.2.3 数据擦除操作 | 第73-74页 |
| 5.2.4 回读数据的可靠性 | 第74页 |
| 5.2.5 图像清晰度检测 | 第74-75页 |
| 5.3 本章小结 | 第75-76页 |
| 6 总结与展望 | 第76-78页 |
| 6.1 工作总结 | 第76页 |
| 6.2 工作展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第82-83页 |
| 致谢 | 第83-84页 |
