基于FPGA的中频数字接收机的研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 国内外发展现状 | 第9-10页 |
| 1.3 论文主要内容 | 第10-11页 |
| 2 中频数字接收机相关理论 | 第11-18页 |
| 2.1 采样定理 | 第11-12页 |
| 2.2 多速率信号处理 | 第12页 |
| 2.3 调制解调模型 | 第12-17页 |
| 2.3.1 通用调制模型 | 第12-13页 |
| 2.3.2 DQPSK调制模型 | 第13-15页 |
| 2.3.3 通用解调模型 | 第15-16页 |
| 2.3.4 DQPSK解调模型 | 第16-17页 |
| 2.4 本章小节 | 第17-18页 |
| 3 中频数字接收机系统方案 | 第18-22页 |
| 3.1 中频数字接收机结构 | 第18-19页 |
| 3.2 采样速率 | 第19-20页 |
| 3.3 设计方式 | 第20-21页 |
| 3.4 开发工具及语言 | 第21页 |
| 3.5 本章小节 | 第21-22页 |
| 4 中频数字接收机主要模块 | 第22-48页 |
| 4.1 载波同步 | 第22-34页 |
| 4.1.1 锁相环基本结构 | 第22-26页 |
| 4.1.2 抑制载波跟踪环 | 第26-34页 |
| 4.2 频偏估计 | 第34-39页 |
| 4.2.1 最大似然频偏估计 | 第34-36页 |
| 4.2.2 基于接收信号相位的频偏估计 | 第36-37页 |
| 4.2.3 FFT频偏估计 | 第37-39页 |
| 4.3 位同步 | 第39-46页 |
| 4.3.1 实现方法 | 第39-41页 |
| 4.3.2 Gardner位同步 | 第41-46页 |
| 4.4 本章小节 | 第46-48页 |
| 5 中频数字接收机的FPGA实现 | 第48-58页 |
| 5.1 中频数字信号的产生 | 第48-49页 |
| 5.2 极性Costas环的FPGA实现 | 第49-50页 |
| 5.3 FFT频偏估计的FPGA实现 | 第50-52页 |
| 5.4 Gardner位同步的FPGA实现 | 第52-53页 |
| 5.5 抽样判决的FPGA实现 | 第53-54页 |
| 5.6 差分解码与并串转换的FPGA实现 | 第54-55页 |
| 5.7 硬件测试 | 第55-57页 |
| 5.8 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 攻读学位期间的研究成果 | 第62页 |
