| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-17页 |
| ·本论文研究的目的和意义 | 第9-10页 |
| ·因子图与和积算法 | 第10-11页 |
| ·信道编码理论 | 第11-16页 |
| ·纠错编码技术 | 第11-12页 |
| ·LDPC码的研究与发展 | 第12-14页 |
| ·LPDC码模拟译码技术的历史与现状 | 第14-16页 |
| ·本文研究内容及章节安排 | 第16-17页 |
| 第2章 因子图与LDPC码的基本理论 | 第17-28页 |
| ·因子图 | 第17-24页 |
| ·因子图与和积算法概述 | 第17-21页 |
| ·基于因子图的行为模型 | 第21-22页 |
| ·基于因子图的概率模型 | 第22-24页 |
| ·LDPC码 | 第24-27页 |
| ·LDPC码的定义 | 第24-25页 |
| ·LDPC码的Taner图表示 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 LDPC码模拟译码设计 | 第28-58页 |
| ·LDPC码经典译码算法 | 第28-37页 |
| ·Gallager概率译码 | 第28-31页 |
| ·概率BP译码算法 | 第31-33页 |
| ·LLR BP译码算法 | 第33-34页 |
| ·最小和译码算法（Min-Sum） | 第34-35页 |
| ·归一化的BP based算法（Normalized BP Based） | 第35-36页 |
| ·LDPC码译码算法性能仿真及分析 | 第36-37页 |
| ·基于因子图的LDPC译码的新解释 | 第37-45页 |
| ·LDPC码译码的新解释 | 第37-42页 |
| ·LDCP码在因子图上的译码过程 | 第42-45页 |
| ·基于因子图的LDPC模拟译码器设计 | 第45-57页 |
| ·因子图节点的基本单元与级联 | 第45-50页 |
| ·因子图译码结构的模块化 | 第50-52页 |
| ·模块化的模拟译码器设计与优化 | 第52-54页 |
| ·模拟译码器的搭建与译码过程 | 第54-57页 |
| ·本章小结 | 第57-58页 |
| 第4章 LDPC码模拟译码器仿真与分析 | 第58-70页 |
| ·概率门电路 | 第58-60页 |
| ·模拟译码器电路延时仿真模型简介 | 第60-63页 |
| ·LDPC码模拟译码器仿真结果与分析 | 第63-69页 |
| ·相同延时下的仿真结果 | 第64-66页 |
| ·随机延时下的仿真结果 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 攻读学位期间发表论文与研究成果清单 | 第76-77页 |
| 致谢 | 第77页 |