| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-14页 |
| ·课题研究背景 | 第8-9页 |
| ·课题研究现状 | 第9-11页 |
| ·课题研究内容 | 第11-12页 |
| ·论文结构 | 第12-14页 |
| 2 32 位微处理器的体系结构 | 第14-26页 |
| ·32 位微处理器的体系结构模型 | 第14-16页 |
| ·32 位微处理器的指令系统 | 第16-21页 |
| ·流水线技术 | 第21-23页 |
| ·存储空间分配 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 3 抗存储单元失效技术的研究 | 第26-38页 |
| ·抗存储单元失效技术的介绍 | 第26-28页 |
| ·检错纠错码的介绍 | 第28-36页 |
| ·检错纠错码的性能比较 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 4 抗内部存储单元失效的32 位微处理器的设计与实现 | 第38-62页 |
| ·32 位微处理器的端口描述 | 第38-40页 |
| ·数据通路的的设计 | 第40-48页 |
| ·控制单元的设计 | 第48-58页 |
| ·检错纠错单元的设计 | 第58-61页 |
| ·本章小结 | 第61-62页 |
| 5 仿真与结果分析 | 第62-74页 |
| ·测试平台的搭建 | 第62-64页 |
| ·指令测试 | 第64-68页 |
| ·EDAC 功能测试 | 第68-71页 |
| ·综合结果 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 6 总结与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |