| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-17页 |
| ·研究背景和意义 | 第9-10页 |
| ·国内外研究现状 | 第10-14页 |
| ·论文主要工作 | 第14-15页 |
| ·论文组织结构 | 第15-17页 |
| 第二章 基于FPGA实现时钟同步系统技术的问题分析 | 第17-26页 |
| ·PTN网络测试设备的时钟同步系统分析 | 第17-19页 |
| ·PTN时钟同步场景 | 第17-18页 |
| ·课题应用需求 | 第18-19页 |
| ·时钟同步理论及实现技术分析 | 第19-24页 |
| ·同步控制系统核心难点技术 | 第19-20页 |
| ·时钟同步底层数据处理方法 | 第20-21页 |
| ·基于IEEE1588协议的时钟同步组网模型分析以及比较 | 第21-23页 |
| ·守时控制理论分析 | 第23-24页 |
| ·本章小结 | 第24-26页 |
| 第三章 以太网接口控制器及Soc系统架构设计与实现 | 第26-46页 |
| ·基于FPGA的同步控制系统设计分析 | 第26-28页 |
| ·基于FPGA时钟同步系统全局结构设计 | 第26-27页 |
| ·时钟同步控制系统数据参数与技术指标 | 第27-28页 |
| ·总线转发与互联控制子系统的设计与量化分析 | 第28-35页 |
| ·系统模块化设计 | 第28-29页 |
| ·总线二层地址寻址方法设计与处理时延比较 | 第29-32页 |
| ·总线数据传输流程建模 | 第32-33页 |
| ·总线数据承载能力数学分析 | 第33-35页 |
| ·数据链路层协议处理子系统设计与实现 | 第35-45页 |
| ·数据接收控制器基本设计思路 | 第35-36页 |
| ·数据处理优化方法及特点对比分析 | 第36-38页 |
| ·关键模块具体设计与实现 | 第38-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 时钟同步控制器的实现与守时系统研究 | 第46-70页 |
| ·时钟同步系统研究与设计 | 第46-53页 |
| ·IEEE1588同步通信模型的原理分析 | 第46-48页 |
| ·同步处理引擎模块化设计 | 第48-49页 |
| ·协议报文接收以及应答规则设计 | 第49-53页 |
| ·时钟同步校准控制器设计及实现 | 第53-62页 |
| ·精确时戳处理模块设计及实现 | 第55-57页 |
| ·协议底层识别处理与总线数据接口读写时序 | 第57-58页 |
| ·同步连接发起模块 | 第58-59页 |
| ·接收及回应同步连接模块 | 第59-62页 |
| ·时钟同步守时控制器研究与优化设计 | 第62-69页 |
| ·模糊控制算法的数学分析 | 第63-65页 |
| ·误差分析与算法优化 | 第65-67页 |
| ·仿真结果与性能比较 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 时钟同步性能分析与测试验证 | 第70-80页 |
| ·测试环境与测试目标 | 第70-71页 |
| ·测试目标与方法 | 第70-71页 |
| ·软件及硬件环境 | 第71页 |
| ·数据链路层传输能力测试 | 第71-73页 |
| ·测试方案与实施步骤 | 第71-72页 |
| ·板级测试结果分析 | 第72-73页 |
| ·时钟同步能力测试 | 第73-79页 |
| ·同步功能测试方法与步骤 | 第73-74页 |
| ·同步功能的板级测试结果分析 | 第74-76页 |
| ·同步精度测试方法与步骤 | 第76-77页 |
| ·精度测试的板级测试结果分析 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 致谢 | 第84-85页 |
| 附录一 | 第85-86页 |
| 附录二 | 第86-98页 |
| 硕士期间发表论文 | 第98页 |
