| 缩略语说明 | 第1-14页 |
| 摘要 | 第14-16页 |
| ABSTRACT | 第16-18页 |
| 第一章 绪论 | 第18-42页 |
| ·课题研究背景 | 第18-26页 |
| ·CMT处理器发展背景 | 第18-22页 |
| ·CMT处理器发展状况 | 第22-24页 |
| ·项目背景:多核DSP | 第24-26页 |
| ·CMT处理器关键技术研究 | 第26-29页 |
| ·取指和指令发射策略 | 第26页 |
| ·寄存器文件设计 | 第26-27页 |
| ·系统公平性 | 第27页 |
| ·线程切换 | 第27页 |
| ·核间同步和通信机制 | 第27-28页 |
| ·低功耗设计 | 第28页 |
| ·任务调度 | 第28-29页 |
| ·CMT中高速缓存相关研究现状 | 第29-35页 |
| ·存储通路优化 | 第29-30页 |
| ·Cache冲突的降低 | 第30-31页 |
| ·Cache层次结构 | 第31页 |
| ·Cache一致性协议 | 第31-33页 |
| ·基于Cache的公平性 | 第33-34页 |
| ·Cache间数据交互 | 第34页 |
| ·CMT中高速缓存的特点 | 第34-35页 |
| ·YHFT单核DSP简介 | 第35-38页 |
| ·内核 | 第36-38页 |
| ·存储系统 | 第38页 |
| ·外设 | 第38页 |
| ·本文的工作及创新点 | 第38-39页 |
| ·论文的组织结构 | 第39-42页 |
| 第二章 缓解CMT中指令Cache冲突 | 第42-62页 |
| ·相关工作 | 第42页 |
| ·Cache抖动 | 第42-43页 |
| ·二幂等分指令Cache策略 | 第43-50页 |
| ·设计目标 | 第43-44页 |
| ·二幂等分指令Cache模型 | 第44-46页 |
| ·幂等分寄存器的动态修改 | 第46-49页 |
| ·二幂等分指令Cache的优点 | 第49-50页 |
| ·循环锁竞争机制 | 第50-53页 |
| ·设计目标 | 第50-51页 |
| ·设计实现 | 第51-53页 |
| ·实验结果和分析 | 第53-59页 |
| ·实验环境建立 | 第53-56页 |
| ·实验结果及分析 | 第56-59页 |
| ·小结 | 第59-62页 |
| 第三章 低开销实时公平性策略FROCM | 第62-76页 |
| ·相关工作 | 第62-63页 |
| ·公平值定义及模型建立 | 第63-67页 |
| ·实验结果及分析 | 第67-72页 |
| ·模拟环境 | 第67-68页 |
| ·低开销硬件实现 | 第68-70页 |
| ·实验结果 | 第70-72页 |
| ·基于不同优先级的公平策略FROCM+ | 第72-74页 |
| ·实现方法 | 第72-73页 |
| ·实验结果 | 第73-74页 |
| ·小结 | 第74-76页 |
| 第四章 环形协同数据Cache结构RCDC | 第76-92页 |
| ·相关工作 | 第76-78页 |
| ·模型概述 | 第78-79页 |
| ·设计实现 | 第79-85页 |
| ·四核RCDC结构处理器 | 第79页 |
| ·读请求过程 | 第79-81页 |
| ·写请求过程 | 第81-82页 |
| ·数据块作废和主块标志转移 | 第82-83页 |
| ·环形链的冲突检测 | 第83-84页 |
| ·L1D空闲概率 | 第84-85页 |
| ·基于RCDC的一致性协议M2SI | 第85-86页 |
| ·实验结果及分析 | 第86-89页 |
| ·小结 | 第89-92页 |
| 第五章 基于共享缓冲池的线程动态交换 | 第92-104页 |
| ·相关工作 | 第92页 |
| ·快速共享数据缓冲池结构 | 第92-95页 |
| ·线程交换例子:矩阵乘法 | 第95-97页 |
| ·数据亲密度检测 | 第97-99页 |
| ·线程动态交换的实现 | 第99-100页 |
| ·实验结果及分析 | 第100-103页 |
| ·小结 | 第103-104页 |
| 第六章 YHFT DSP/DS处理器原型设计与实现 | 第104-136页 |
| ·YHFT DSP/SMT简介 | 第104-105页 |
| ·YHFT DSP/DS体系结构 | 第105-110页 |
| ·缓解Cache冲突 | 第106-107页 |
| ·快速共享数据缓冲池 | 第107-108页 |
| ·线程公平性策略FROCM | 第108页 |
| ·环形协同Cache结构 | 第108-109页 |
| ·线程动态交换 | 第109-110页 |
| ·一级Cache的Tag及状态位的变化 | 第110页 |
| ·多端口寄存器文件全定制优化设计 | 第110-119页 |
| ·存储通路中寄存器文件的关键性分析 | 第110-111页 |
| ·寄存器文件功能及结构优化 | 第111-112页 |
| ·模块布局 | 第112-113页 |
| ·定向通路 | 第113-114页 |
| ·存储阵列 | 第114-116页 |
| ·时钟树设计与分析 | 第116-117页 |
| ·设计验证和全定制收益 | 第117-119页 |
| ·全定制模块的伪同步时序建模 | 第119-122页 |
| ·单内核FPGA验证 | 第122-130页 |
| ·验证环境的建立 | 第122-124页 |
| ·读、写串行化多端口寄存器文件 | 第124-125页 |
| ·串口通信控制器的设计 | 第125-128页 |
| ·FPGA验证的流程 | 第128-130页 |
| ·YHFT DSP/DS性能分析 | 第130-134页 |
| ·面积和延迟比较 | 第130页 |
| ·模拟结果 | 第130-132页 |
| ·性能评测 | 第132-134页 |
| ·小结 | 第134-136页 |
| 第七章 结束语 | 第136-140页 |
| ·所做的工作与创新 | 第136-137页 |
| ·未来的研究方向 | 第137-140页 |
| 致谢 | 第140-142页 |
| 参考文献 | 第142-154页 |
| 作者在学期间取得的学术成果 | 第154-156页 |
| 附录A | 第156-158页 |
| 附录B | 第158页 |