基于嵌入式的随机采样系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题的提出依据和意义 | 第8页 |
| ·数据采集系统概述 | 第8-10页 |
| ·本课题的研究背景与研究任务 | 第10-12页 |
| 第二章 随机采样的理论基础 | 第12-18页 |
| ·随机采样原理 | 第12-13页 |
| ·短时间测量原理 | 第13页 |
| ·随机采样系统时间展宽方法 | 第13-15页 |
| ·随机等效采样算法 | 第15-18页 |
| 第三章 随机采样系统硬件设计 | 第18-27页 |
| ·系统硬件的总体结构 | 第18-19页 |
| ·时钟基准系统 | 第18-19页 |
| ·下载编程模式 | 第19页 |
| ·前端信号调理电路 | 第19-25页 |
| ·信号调理电路 | 第19-21页 |
| ·信号整形电路 | 第21-22页 |
| ·运算放大电路 | 第22-23页 |
| ·A/D 转换电路及其存储电路 | 第23-25页 |
| ·其它的硬件电路 | 第25-27页 |
| ·D/A 转换电路及显示电路 | 第25-26页 |
| ·扫描电路设计 | 第26-27页 |
| 第四章 时间展宽电路的设计、仿真及调试 | 第27-33页 |
| ·时间展宽电路设计 | 第27-29页 |
| ·时间展宽电路仿真 | 第29-31页 |
| ·窄脉冲的形成电路及其仿真 | 第29-30页 |
| ·时间展宽电路仿真结果 | 第30-31页 |
| ·时间展宽电路的调试 | 第31-33页 |
| 第五章 FPGA 芯片的使用 | 第33-45页 |
| ·可编程器件的应用以及开发工具 | 第33-35页 |
| ·Nios CPU 生成过程 | 第35-38页 |
| ·Nios 嵌入式CPU 核概述 | 第35页 |
| ·Nios 嵌入式系统设计流程 | 第35-37页 |
| ·Nios CPU 的生成 | 第37-38页 |
| ·地址线和数据线的译码控制电路 | 第38页 |
| ·随机采样系统的数字逻辑控制电路设计 | 第38-45页 |
| ·译码控制电路 | 第38-39页 |
| ·数字触发电路 | 第39-40页 |
| ·采样时钟产生电路 | 第40-41页 |
| ·短时间测量电路 | 第41页 |
| ·数据采集控制电路 | 第41-44页 |
| ·数据显示控制电路 | 第44-45页 |
| 第六章 嵌入式软件设计及系统调试 | 第45-50页 |
| ·嵌入式软件设计 | 第45-48页 |
| ·NiosⅡ集成开发环境（IDE） | 第45-46页 |
| ·实时采样软件设计 | 第46-47页 |
| ·随机等效采样软件设计 | 第47-48页 |
| ·系统调试 | 第48-50页 |
| 总结和展望 | 第50-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 研究成果 | 第55页 |
