| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| §1.1 研究背景及意义 | 第7-8页 |
| §1.1.1 通用雷达信号处理机的模块化设计 | 第7-8页 |
| §1.1.2 机载雷达信号处理器的设计 | 第8页 |
| §1.2 论文的内容安排 | 第8-11页 |
| 第二章 采用并行处理技术的模块化通用信号处理机 | 第11-29页 |
| §2.1 并行处理技术 | 第11-15页 |
| §2.1.1 DSP体系结构的并行性 | 第12-13页 |
| §2.1.2 多处理器的并行互联 | 第13-15页 |
| §2.2 信号处理机的多总线结构实现通信平衡 | 第15-21页 |
| §2.2.1 通用信号处理系统的通信平衡 | 第15-17页 |
| §2.2.2 标准工控机总线 | 第17-21页 |
| §2.3 信号处理高速运算板的设计 | 第21-29页 |
| §2.3.1 子板处理芯片简介 | 第21-24页 |
| §2.3.2 信号处理子卡的设计 | 第24-27页 |
| §2.3.3 子卡的性能指标 | 第27-29页 |
| 第三章 机载雷达信号处理器系统硬件设计 | 第29-39页 |
| §3.1 信号处理运算量及数据通信量分析 | 第29-32页 |
| §3.1.1 信号处理运算量分析 | 第29-31页 |
| §3.1.2 数据通信量分析 | 第31-32页 |
| §3.2 硬件结构 | 第32-35页 |
| §3.2.1 雷达信号处理系统 | 第32-33页 |
| §3.2.2 信号处理板 | 第33-34页 |
| §3.2.3 定时接口板 | 第34-35页 |
| §3.3 机载雷达信号处理器接口设计 | 第35-39页 |
| §3.3.1 中心机与定时接口板 | 第35-37页 |
| §3.3.2 A/D板与脉压板 | 第37-39页 |
| 第四章 机载雷达信号处理器系统软件设计 | 第39-49页 |
| §4.1 幅相校正 | 第39-41页 |
| §4.2 系统软件设计 | 第41-45页 |
| §4.2.1 DSP编程要点 | 第41-42页 |
| §4.2.2 系统软件流程设计 | 第42-45页 |
| §4.3 时序设计 | 第45-49页 |
| §4.3.1 中心机与定时接口板信息交互过程 | 第46页 |
| §4.3.2 信号处理板工作时序 | 第46-48页 |
| §4.3.3 模式切换 | 第48-49页 |
| 第五章 TS201通用信号处理板 | 第49-57页 |
| §5.1 ADSP-TS201处理器简介 | 第49-52页 |
| §5.2 TS201通用信号处理板 | 第52-53页 |
| §5.3 机载雷达信号处理器在TS201通用信号处理板的实现 | 第53-57页 |
| §5.3.1 系统程序流程 | 第53-54页 |
| §5.3.2 大点数FFT在TS201上的优化 | 第54-57页 |
| 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 作者在攻读硕士学位期间(合作)的研究成果 | 第63-64页 |