| 第一章 引言 | 第1-12页 |
| ·研究背景及开发意义 | 第9-10页 |
| ·本文工作 | 第10-11页 |
| ·本文安排 | 第11-12页 |
| 第二章 纠错码基本原理和卷积码原理 | 第12-38页 |
| ·数字通信系统的组成 | 第12-13页 |
| ·差错控制系统分类 | 第13-16页 |
| ·纠错码的分类 | 第16-17页 |
| ·线性分组码的基本概念 | 第17-20页 |
| ·卷积码基本原理 | 第20-27页 |
| ·VITERBI 译码算法 | 第27-37页 |
| ·本章小结 | 第37-38页 |
| 第三章 设计环境和设计方法 | 第38-47页 |
| ·设计环境 | 第38-39页 |
| ·设计方法 | 第39-41页 |
| ·FPGA 设计的基本原则 | 第41-44页 |
| ·模块划分的技巧 | 第44-45页 |
| ·组合逻辑的注意事项 | 第45-46页 |
| ·VITERBI 译码器的设计流程 | 第46页 |
| ·小结 | 第46-47页 |
| 第四章 VITERBI 译码器的设计实现 | 第47-67页 |
| ·卷积码编码器 | 第47-48页 |
| ·VITERBI 译码器的设计 | 第48-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 总结 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 作者攻硕期间取得的研究成果 | 第71页 |