基于CIOS算法的RSA芯片设计与实现
| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 引言 | 第6-8页 |
| 1．1 课题背景与意义 | 第6-7页 |
| 1．2 论文内容安排 | 第7-8页 |
| 第二章 相关知识回顾 | 第8-17页 |
| 2．1 RSA公钥密码理论 | 第8-12页 |
| 2．1．1 算法介绍 | 第8页 |
| 2．1．2 密钥生成与RSA的安全性 | 第8-9页 |
| 2．1．3 核心运算分析 | 第9-12页 |
| 2．2 FPGA介绍 | 第12-15页 |
| 2．2．1 FPGA发展概况 | 第12-13页 |
| 2．2．2 Cyclone FPGA及其开发 | 第13-15页 |
| 2．3 RSA核心运算的硬件实现方式 | 第15-17页 |
| 2．3．1 线性脉动阵列方式 | 第15-16页 |
| 2．3．2 高基模乘器结构 | 第16页 |
| 2．3．3 其它方式 | 第16-17页 |
| 第三章 芯片总体设计 | 第17-22页 |
| 3．1 设计目标 | 第17页 |
| 3．2 芯片与算法选型 | 第17-19页 |
| 3．2．1 芯片选型 | 第17页 |
| 3．2．2 算法选型 | 第17-19页 |
| 3．3 总体设计 | 第19-22页 |
| 3．3．1 总体结构 | 第19-20页 |
| 3．3．2 模幂单元 | 第20-21页 |
| 3．3．3 接口模块 | 第21-22页 |
| 第四章 核心模块实现 | 第22-40页 |
| 4．1 模乘器模块 | 第22-33页 |
| 4．1．1 模乘器字长的确定 | 第22页 |
| 4．1．2 数据通路实现 | 第22-30页 |
| 4．1．3 控制单元实现 | 第30-33页 |
| 4．2 模幂单元 | 第33-40页 |
| 4．2．1 模块实现 | 第33-37页 |
| 4．2．2 模幂单元的性能优化 | 第37-38页 |
| 4．2．3 数据流描述 | 第38-40页 |
| 第五章 性能分析与测试 | 第40-44页 |
| 5．1 性能分析 | 第40页 |
| 5．2 性能测试 | 第40-42页 |
| 5．2．1 测试环境 | 第40页 |
| 5．2．2 仿真验证 | 第40-41页 |
| 5．2．3 软件测试 | 第41-42页 |
| 5．3 性能比较 | 第42-44页 |
| 第六章 结论与展望 | 第44-46页 |
| 6．1 结论 | 第44-45页 |
| 6．2 展望 | 第45-46页 |
| 致谢 | 第46-47页 |
| 参考文献 | 第47-50页 |
| 附录 | 第50-57页 |
