基于演化硬件的软硬件协同电子系统设计研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 引言 | 第8-15页 |
| ·绪论 | 第8-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·演化硬件的关键技术与发展 | 第12-14页 |
| ·本论文的结构和创新点 | 第14-15页 |
| 第二章 演化硬件的基本原理和应用 | 第15-33页 |
| ·基本原理 | 第15页 |
| ·理论基础 | 第15-16页 |
| ·演化硬件的分类 | 第16-19页 |
| ·演化硬件的系统框架 | 第19-20页 |
| ·演化硬件的硬件平台技术 | 第20-28页 |
| ·FPGA | 第20-22页 |
| ·FPAA | 第22-25页 |
| ·FPTA | 第25-27页 |
| ·其它硬件平台技术 | 第27页 |
| ·硬件平台技术的发展趋势 | 第27-28页 |
| ·演化硬件现有的应用 | 第28-32页 |
| ·演化硬件容错系统 | 第28页 |
| ·演化硬件用于功耗平衡 | 第28-30页 |
| ·演化滤波器 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 硬件的表示和编码 | 第33-40页 |
| ·二进制位串编码 | 第34-35页 |
| ·基于最小项的编码 | 第35页 |
| ·传统GP 编码方式 | 第35-36页 |
| ·CGP 编码方式 | 第36-37页 |
| ·AGP 编码方式 | 第37-38页 |
| ·其它编码方式 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第四章 演化硬件的复杂性研究 | 第40-53页 |
| ·演化硬件的计算模型 | 第40-46页 |
| ·元胞自动机 | 第40-42页 |
| ·人工神经网络 | 第42-45页 |
| ·中性网 | 第45-46页 |
| ·演化硬件解决大规模问题的策略 | 第46-51页 |
| ·分布式处理 | 第46-47页 |
| ·压缩染色体编码 | 第47页 |
| ·增加建筑块的复杂度 | 第47-48页 |
| ·分而治之 | 第48-49页 |
| ·规则演化及L 系统 | 第49-50页 |
| ·演化硬件的归纳与启发式学习 | 第50-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 演化硬件原型平台JX-EHW | 第53-78页 |
| ·硬件编码 | 第53-59页 |
| ·离线演化算法的实现 | 第59-65页 |
| ·JX-EHW 平台框架 | 第65-70页 |
| ·演化数字电路的实现 | 第70-75页 |
| ·演化模拟电路的实现 | 第75-77页 |
| ·评估方法 | 第75-76页 |
| ·演化模拟电路的仿真实验 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-80页 |
| ·本论文的主要研究工作与创新 | 第78页 |
| ·展望 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 致谢 | 第84-85页 |
| 个人简历 | 第85页 |
| 在学期间发表的学术论文及研究成果 | 第85页 |
