超标量嵌入式处理器关键技术设计研究
| 摘要 | 第1-7页 |
| Abstract | 第7-16页 |
| 第1章 绪论 | 第16-36页 |
| ·研究背景与意义 | 第16-17页 |
| ·嵌入式处理器发展现状及关键技术 | 第17-23页 |
| ·ARM系列嵌入式处理器及其关键技术 | 第17-19页 |
| ·MIPS系列嵌入式处理器及其关键技术 | 第19-21页 |
| ·Xtensa系列嵌入式处理器及其关键技术 | 第21-23页 |
| ·嵌入式处理器技术发展趋势 | 第23-27页 |
| ·超标量技术 | 第24-25页 |
| ·超长指令字技术 | 第25页 |
| ·多线程技术 | 第25-27页 |
| ·论文的技术路线 | 第27-30页 |
| ·论文的研究基础 | 第30-31页 |
| ·论文研究内容和组织结构 | 第31-36页 |
| 第2章 无延时分支预测与基于指令回收的分支折合 | 第36-54页 |
| ·无延时的分支预测技术设计研究 | 第36-41页 |
| ·分支预测的相关研究 | 第36-38页 |
| ·分支预测在超标量流水线中遇到的问题 | 第38-39页 |
| ·无延时分支预测机制 | 第39-41页 |
| ·基于指令回收的分支折合技术设计研究 | 第41-51页 |
| ·分支折合技术的相关研究回顾 | 第41-42页 |
| ·基于指令回收的循环分支折合 | 第42-46页 |
| ·动态自适应指令回收窗口 | 第46-47页 |
| ·循环分支折合的盲区检测 | 第47-49页 |
| ·循环分支折合对性能的提升 | 第49-51页 |
| ·本章小结 | 第51-54页 |
| 第3章 基于投机的乱序执行机制的设计研究 | 第54-64页 |
| ·超标量流水线冲突问题分析 | 第54-55页 |
| ·传统硬件投机执行机制回顾 | 第55-58页 |
| ·基于动态保留站分配的非阻塞发射机制 | 第58-60页 |
| ·基于投机标志的乱序执行机制 | 第60-61页 |
| ·快速退休机制 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第4章 片上存储器及硬件堆栈设计研究 | 第64-82页 |
| ·低功耗指令Cache | 第65-67页 |
| ·非阻塞数据Cache | 第67-69页 |
| ·片上高性能低功耗SPM及可扩展技术 | 第69-71页 |
| ·基于SPM的高性能低功耗硬件堆栈 | 第71-80页 |
| ·数据堆栈编程模型 | 第72-73页 |
| ·数据堆栈硬件框架 | 第73-75页 |
| ·数据堆栈两级缓冲机制 | 第75-76页 |
| ·硬件返回地址栈设计 | 第76-78页 |
| ·实验与分析 | 第78-80页 |
| ·本章小结 | 第80-82页 |
| 第5章 通用协处理器接口设计研究 | 第82-92页 |
| ·通用协处理器接口指令集 | 第82-85页 |
| ·协处理器接口的同步和异步工作模式 | 第85-86页 |
| ·非精确异常下的指令级并行技术 | 第86-88页 |
| ·动态可配置的协处理器中断优先级 | 第88-90页 |
| ·本章小结 | 第90-92页 |
| 第6章 基于门控时钟的低功耗优化算法研究 | 第92-106页 |
| ·数据通路低功耗相关研究 | 第93-94页 |
| ·RTL级低功耗优化算法原理 | 第94-97页 |
| ·低功耗优化算法实现 | 第97-102页 |
| ·实验结果分析 | 第102-104页 |
| ·本章小结 | 第104-106页 |
| 第7章 时钟精确模型及其SoC快速仿真模型研究 | 第106-118页 |
| ·面向对象的时钟精确仿真模型设计方法 | 第106-108页 |
| ·加速SoC逻辑仿真的快速时钟精确模型设计方法 | 第108-115页 |
| ·基于时间和空间仿真压缩算法原理 | 第108-110页 |
| ·快速仿真模型实现 | 第110-113页 |
| ·快速仿真模型仿真结果分析 | 第113-115页 |
| ·本章小结 | 第115-118页 |
| 第8章 总结与展望 | 第118-122页 |
| ·论文研究工作总结 | 第118-120页 |
| ·今后工作的展望 | 第120-122页 |
| 参考文献 | 第122-132页 |
| 攻读学位期间发表/录用的学术论文 | 第132页 |
| 攻读学位期间授权的发明专利 | 第132页 |
