FPGA中CLB电路的设计研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-19页 |
| ·项目研究背景 | 第8-10页 |
| ·FPGA 简介 | 第8-9页 |
| ·FPGA 与ASIC 的比较 | 第9-10页 |
| ·FPGA 研究现状 | 第10-16页 |
| ·FPGA 国内研究现状 | 第10-11页 |
| ·FPGA 国外研究现状 | 第11-16页 |
| ·FPGA 国外发展比较及方向 | 第16-19页 |
| ·FPGA 国外发展比较 | 第16-17页 |
| ·FPGA 发展方向 | 第17-19页 |
| 第二章 项目总体研究 | 第19-28页 |
| ·Virtex-E 系列的优越性能 | 第19-20页 |
| ·Virtex-E100 的配置规律 | 第20-21页 |
| ·Virtex-E 的主要模块介绍 | 第21-28页 |
| 第三章 CLB 模块功能分析 | 第28-33页 |
| ·CLB 逻辑部分结构 | 第28-29页 |
| ·CLB 的工作模式 | 第29-31页 |
| ·CLB 的附加逻辑 | 第31-33页 |
| 第四章 CLB VERILOG 设计与仿真 | 第33-55页 |
| ·CLB 逻辑电路的设计方法 | 第33-35页 |
| ·硬件描述语言 | 第33页 |
| ·Verilog 和VHDL 的比较 | 第33-34页 |
| ·Verilog 设计复杂数字电路的优点 | 第34-35页 |
| ·CLB 逻辑电路的设计流程 | 第35-37页 |
| ·CLB 部分关键模块程序 | 第37-39页 |
| ·CLB 程序仿真与分析 | 第39-55页 |
| ·RAM 模式功能仿真 | 第39-42页 |
| ·移位寄存器模式功能仿真 | 第42-44页 |
| ·两片SLICE 的同时功能仿真 | 第44-46页 |
| ·LUT 功能的程序仿真 | 第46-47页 |
| ·CLB 多功能存储单元的程序仿真 | 第47-50页 |
| ·CLB 级联整体仿真 | 第50-55页 |
| 第五章 CLB 电路优化与仿真 | 第55-83页 |
| ·CLB 电路的实现与优化 | 第55-70页 |
| ·设计电路的优化 | 第56-64页 |
| ·优化后电路 | 第64-70页 |
| ·CLB 电路优化后仿真 | 第70-80页 |
| ·ASIC 设计验证步骤 | 第70-71页 |
| ·ASIC 时序验证的常见方法 | 第71-73页 |
| ·CLB 电路时序分析 | 第73-80页 |
| ·功耗分析与优化 | 第80-82页 |
| ·功耗分析方法 | 第80-81页 |
| ·功耗优化方法 | 第81-82页 |
| ·版图的设计 | 第82-83页 |
| 第六章 结论 | 第83-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 攻硕期间取得的研究成果 | 第89-90页 |
