基于FPGA的心音采集系统设计与信号去噪分析
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第8-15页 |
| 1.1 课题研究背景及意义 | 第8-10页 |
| 1.1.1 课题来源 | 第8页 |
| 1.1.2 课题研究背景 | 第8-9页 |
| 1.1.3 课题研究意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 FPGA及其开发工具与硬件描述语言简介 | 第11-12页 |
| 1.3.1 开发工具与Verilog语言 | 第11-12页 |
| 1.3.2 硬件描述语言 | 第12页 |
| 1.4 论文内容结构安排与创新点 | 第12-15页 |
| 1.4.1 论文主要内容结构安排 | 第12-13页 |
| 1.4.2 论文主要创新点 | 第13-15页 |
| 第二章 心音信号介绍与采集系统设计 | 第15-21页 |
| 2.1 心音信号的产生机制 | 第15-16页 |
| 2.2 先心病分类及病理特征 | 第16-17页 |
| 2.3 心音信号听诊位置 | 第17-18页 |
| 2.4 系统方案设计 | 第18-19页 |
| 2.5 本章小节 | 第19-21页 |
| 第三章 心音采集系统的硬件总体设计 | 第21-37页 |
| 3.1 系统结构框图 | 第21-22页 |
| 3.2 前端采集电路设计 | 第22-29页 |
| 3.2.1 心音信号产生电路 | 第23-25页 |
| 3.2.2 稳压源电路与参考电压电路 | 第25-26页 |
| 3.2.3 信号跟随放大电路 | 第26-27页 |
| 3.2.4 电路外放模块 | 第27-29页 |
| 3.3 模数转换模块设计 | 第29-32页 |
| 3.3.1 DE2平台简介 | 第29-30页 |
| 3.3.2 A/D转换电路 | 第30-32页 |
| 3.4 网络传输接口设计 | 第32-36页 |
| 3.4.1 网络传输模块 | 第32-33页 |
| 3.4.2 NiosⅡ软核嵌入式SOPC系统配置 | 第33-36页 |
| 3.5 本章小节 | 第36-37页 |
| 第四章 系统的软件设计 | 第37-45页 |
| 4.1 A/D模块的配置与仿真分析 | 第37-39页 |
| 4.2 网络传输的程序设计 | 第39-42页 |
| 4.3 NiosIⅡ IDE开发调试 | 第42-43页 |
| 4.4 本章小结 | 第43-45页 |
| 第五章 心音信号去噪 | 第45-59页 |
| 5.1 心音信号的小波阈值去噪 | 第45-49页 |
| 5.2 基于FPGA的FIR滤波器设计 | 第49-56页 |
| 5.2.1 数字滤波器 | 第49-50页 |
| 5.2.2 FIR滤波器的硬件设计 | 第50-56页 |
| 5.3 上位机实现 | 第56-58页 |
| 5.4 本章小结 | 第58-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 6.1 研究总结 | 第59-60页 |
| 6.2 展望 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间完成的科研成果 | 第64-65页 |
| 致谢 | 第65页 |
