自组网物理层通信模块的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题的研究背景 | 第16-18页 |
| 1.1.1 自组织网络的发展历程 | 第16-17页 |
| 1.1.2 软件无线电的发展历程 | 第17-18页 |
| 1.2 研究内容与意义 | 第18-19页 |
| 1.3 论文主要工作与结构安排 | 第19-20页 |
| 第二章 基带系统的研究与设计 | 第20-42页 |
| 2.1 基带系统方案概述 | 第20-21页 |
| 2.2 发射机原理及系统设计 | 第21-31页 |
| 2.2.1 信道编解码 | 第22-28页 |
| 2.2.2 DQPSK调制解调 | 第28-30页 |
| 2.2.3 直接序列扩频 | 第30页 |
| 2.2.4 成形滤波 | 第30-31页 |
| 2.3 接收机原理与系统设计 | 第31-40页 |
| 2.3.1 零中频锁频锁相环 | 第32-37页 |
| 2.3.2 伪码同步与解扩 | 第37-39页 |
| 2.3.3 帧同步 | 第39-40页 |
| 2.4 本章小结 | 第40-42页 |
| 第三章 硬件系统的研究与设计 | 第42-62页 |
| 3.1 硬件系统方案概述 | 第42-44页 |
| 3.2 关键模块选型及配置 | 第44-58页 |
| 3.2.1 RF射频捷变收发器 | 第45-49页 |
| 3.2.2 FPGA配置 | 第49-52页 |
| 3.2.3 射频切换开关 | 第52-53页 |
| 3.2.4 功率放大器 | 第53-54页 |
| 3.2.5 低噪声功率放大器 | 第54页 |
| 3.2.6 FPGA配置模块 | 第54-55页 |
| 3.2.7 主控板接口 | 第55-56页 |
| 3.2.8 SD存储卡 | 第56页 |
| 3.2.9 电源管理与功耗设计 | 第56-58页 |
| 3.3 PCB制板 | 第58-60页 |
| 3.4 本章小结 | 第60-62页 |
| 第四章 整体系统的实现与仿真测试 | 第62-82页 |
| 4.1 发射与接收机FPGA实现概述 | 第62-64页 |
| 4.1.1 开发平台 | 第62-63页 |
| 4.1.2 总体框架 | 第63-64页 |
| 4.2 发射端模块的实现与仿真 | 第64-72页 |
| 4.2.1 信道编码模块 | 第64-69页 |
| 4.2.2 扩频调制模块 | 第69-71页 |
| 4.2.3 收发切换模块 | 第71-72页 |
| 4.3 接收端模块的实现与仿真 | 第72-77页 |
| 4.3.1 解扩同步模块 | 第72-75页 |
| 4.3.2 信道解码模块 | 第75-77页 |
| 4.4 整体测试 | 第77-81页 |
| 4.4.1 硬件平台测试 | 第77-79页 |
| 4.4.2 数据传输测试 | 第79-81页 |
| 4.5 本章小结 | 第81-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 5.1 总结 | 第82-83页 |
| 5.2 展望 | 第83-84页 |
| 参考文献 | 第84-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |
