基于FPGA高速存储研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 选题背景及研究目的 | 第9-10页 |
| 1.2 存储系统的发展现状 | 第10-12页 |
| 1.3 论文结构安排 | 第12-14页 |
| 第2章 NANDFlash简介 | 第14-27页 |
| 2.1 NANDFlash结构简介 | 第14-17页 |
| 2.1.1 NANDFlash存储物理结构 | 第14-15页 |
| 2.1.2 NANDFlash芯片组成结构 | 第15-17页 |
| 2.2 NANDFlash接口定义 | 第17-19页 |
| 2.3 NANDFlash工作模式 | 第19-22页 |
| 2.4 NANDFlash操作方式 | 第22-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第3章 系统总体方案设计 | 第27-38页 |
| 3.1 功能分析 | 第27-28页 |
| 3.2 FPGA选型要求 | 第28-29页 |
| 3.3 对外接口 | 第29-34页 |
| 3.3.1 外挂NANDFlash设计 | 第31-33页 |
| 3.3.2 SRIO接口互联简介 | 第33-34页 |
| 3.4 电源方案 | 第34-35页 |
| 3.5 软件设计简介 | 第35-37页 |
| 3.5.1 嵌入式软件 | 第35页 |
| 3.5.2 上位机软件 | 第35-37页 |
| 3.6 本章小结 | 第37-38页 |
| 第4章 存储板FPGA实现 | 第38-62页 |
| 4.1 FPGA逻辑框图 | 第38页 |
| 4.2 逻辑功能模块实现 | 第38-58页 |
| 4.3 BCH纠错编解码 | 第58-61页 |
| 4.3.1 BCH码的基本原理 | 第58-60页 |
| 4.3.2 BCH码的译码原理 | 第60-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第5章 功能验证 | 第62-69页 |
| 5.1 存储板安装与调试 | 第62-63页 |
| 5.2 存储板储存指标测试 | 第63-68页 |
| 5.3 本章小结 | 第68-69页 |
| 结论 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 攻读学位期间取得学术成果 | 第74页 |
