基于MEMS的数字地震检波器的研究
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第9-15页 |
| 1.1 立项依据 | 第9-12页 |
| 1.1.1 研究的目的与意义 | 第9-10页 |
| 1.1.2 地震检波器的发展 | 第10-11页 |
| 1.1.3 地震检波器国内外现状 | 第11页 |
| 1.1.4 地震检波器的发展趋势 | 第11-12页 |
| 1.2 论文的主要内容及技术路线 | 第12-15页 |
| 2 数字地震检波器系统方案设计 | 第15-25页 |
| 2.1 地震勘探原理 | 第15-19页 |
| 2.1.1 地震勘探的工作原理 | 第15-18页 |
| 2.1.2 地震勘探传感器原理 | 第18-19页 |
| 2.2 MEMS传感技术 | 第19-21页 |
| 2.3 地震勘探对数字地震检波器的基本要求 | 第21-22页 |
| 2.4 MEMS数字检波器系统架构和方案设计 | 第22-24页 |
| 2.4.1 检波器系统设计原则 | 第22-23页 |
| 2.4.2 系统架构与方案 | 第23页 |
| 2.4.3 技术特点 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 3 地震检波器硬件设计与实现 | 第25-41页 |
| 3.1 地震检波器硬件方案 | 第25页 |
| 3.2 硬件电路设计思路 | 第25-26页 |
| 3.3 传感器电路设计 | 第26-28页 |
| 3.3.1 MEMS传感器选型 | 第26-27页 |
| 3.3.2 SF1500加速度传感器电路的设计 | 第27-28页 |
| 3.4 检波器的AD采样电路设计 | 第28-31页 |
| 3.4.1 Δ- ΣA/D转换器的原理 | 第29-30页 |
| 3.4.2 ADS1271的结构原理 | 第30-31页 |
| 3.4.3 AD转换器的电路设计 | 第31页 |
| 3.5 双缓存SDRAM控制电路设计 | 第31-34页 |
| 3.5.1 SDRAM工作原理 | 第32页 |
| 3.5.2 SDRAM芯片选型 | 第32-34页 |
| 3.6 数据传输控制模块设计 | 第34-37页 |
| 3.6.1 FPGA的特点 | 第35页 |
| 3.6.2 微控制器接.电路的设计 | 第35-37页 |
| 3.7 PCB设计 | 第37-39页 |
| 3.8 MEMS数字地震检波器工艺制作 | 第39-40页 |
| 3.9 本章小结 | 第40-41页 |
| 4 数字地震检波器系统软件设计 | 第41-53页 |
| 4.1 系统软件设计结构与框架 | 第41-42页 |
| 4.2 PC机与FPGA实现的通信及协议制定 | 第42-44页 |
| 4.3 数字检波器软件系统设计与仿真 | 第44-50页 |
| 4.3.1 AD模块的调试 | 第44-47页 |
| 4.3.2 数据组帧模块 | 第47-48页 |
| 4.3.3 SDRAM存储读写调试 | 第48-50页 |
| 4.4 PC端检测软件设计 | 第50-52页 |
| 4.5 本章小结 | 第52-53页 |
| 5 系统性能测试 | 第53-67页 |
| 5.1 系统性能测试方案 | 第53页 |
| 5.2 系统测试仪器 | 第53-54页 |
| 5.3 检波器性能测试 | 第54-58页 |
| 5.3.1 传感器频响测试 | 第54-56页 |
| 5.3.2 检波器系统一致性测试 | 第56-57页 |
| 5.3.3 电路低噪声测试 | 第57-58页 |
| 5.4 系统外场测试 | 第58-65页 |
| 5.4.1 环境噪声测试 | 第58-60页 |
| 5.4.2 场外单道数字检波器测试 | 第60-62页 |
| 5.4.3 场外多道数字检波器测试 | 第62-65页 |
| 5.5 本章小结 | 第65-67页 |
| 6 总结与展望 | 第67-69页 |
| 6.1 总结 | 第67-68页 |
| 6.2 展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 附录 | 第75页 |
| A. 作者在攻读硕士学位期间发表的相关论文目录 | 第75页 |
| B. 作者在攻读硕士学位期间申请的相关专利目录 | 第75页 |
| C. 作者在攻读硕士学位期间参加的相关科研项目 | 第75页 |
