基于FPGA的GPS/BD2多模接收机实现
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 研究现状 | 第11-12页 |
| 1.2.1 国外研究现状 | 第11页 |
| 1.2.2 国内研究现状 | 第11-12页 |
| 1.3 论文主要内容及安排 | 第12-14页 |
| 2 GPS/BD2接收机硬件平台设计 | 第14-32页 |
| 2.1 元器件选型 | 第14-18页 |
| 2.1.1 天线的选择 | 第14-15页 |
| 2.1.2 射频前端处理 | 第15-16页 |
| 2.1.3 基带数字信号处理 | 第16-17页 |
| 2.1.4 定位导航解算 | 第17-18页 |
| 2.2 验证平台硬件电路设计 | 第18-26页 |
| 2.2.1 原理图设计 | 第18-25页 |
| 2.2.2 PCB设计 | 第25-26页 |
| 2.3 验证平台接口实现 | 第26-30页 |
| 2.3.1 ARM9与FPGA接口 | 第26-28页 |
| 2.3.2 ARM9与PC接口 | 第28-30页 |
| 2.4 本章小结 | 第30-32页 |
| 3 GPS/BD2接收机射频前端实现 | 第32-38页 |
| 3.1 信号产生原理 | 第32-34页 |
| 3.2 MAX2769的寄存器配置 | 第34-36页 |
| 3.2.1 寄存器介绍 | 第34-35页 |
| 3.2.2 寄存器参数配置 | 第35-36页 |
| 3.3 本章小结 | 第36-38页 |
| 4 GPS/BD2接收机基带数字信号处理设计 | 第38-76页 |
| 4.1 信号捕获 | 第38-42页 |
| 4.1.1 基本原理 | 第38-39页 |
| 4.1.2 实现方法 | 第39-42页 |
| 4.2 信号跟踪 | 第42-44页 |
| 4.2.1 基本原理 | 第42页 |
| 4.2.2 实现方法 | 第42-44页 |
| 4.3 单通道设计 | 第44-64页 |
| 4.3.1 系统规划 | 第44-45页 |
| 4.3.2 通道内各模块设计 | 第45-60页 |
| 4.3.3 通道仿真 | 第60-64页 |
| 4.4 GPS/BD2接收机实现 | 第64-75页 |
| 4.4.1 系统模块设计 | 第65-73页 |
| 4.4.2 多模接收机实现 | 第73-75页 |
| 4.5 本章小结 | 第75-76页 |
| 5 结论 | 第76-78页 |
| 5.1 总结 | 第76页 |
| 5.2 后期工作 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 图索引 | 第80-82页 |
| 表索引 | 第82-84页 |
| 作者简历 | 第84-88页 |
| 学位论文数据集 | 第88页 |
