| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-13页 |
| 1.1 课题背景及意义 | 第10页 |
| 1.2 电缆故障检测的技术发展概况 | 第10-11页 |
| 1.3 现有技术存在的问题 | 第11-12页 |
| 1.4 本文研究内容 | 第12-13页 |
| 第2章 时域反射法电缆测距相关原理 | 第13-21页 |
| 2.1 电磁波反射原理 | 第13-14页 |
| 2.2 电缆模型及脉冲反射法检测原理 | 第14-16页 |
| 2.2.1 电缆模型分析 | 第14-15页 |
| 2.2.2 时域脉冲反射法测距原理 | 第15-16页 |
| 2.3 测试脉冲参数的确立 | 第16-18页 |
| 2.3.1 窄脉冲形状的选择 | 第16-17页 |
| 2.3.2 窄脉冲宽度的选择 | 第17页 |
| 2.3.3 窄脉冲幅值的选择 | 第17页 |
| 2.3.4 升降沿时间的确立 | 第17-18页 |
| 2.4 故障类型的判断 | 第18-19页 |
| 2.5 技术指标 | 第19页 |
| 2.6 测距系统总体方案设计 | 第19-20页 |
| 2.7 本章小结 | 第20-21页 |
| 第3章 电缆测距硬件电路的设计 | 第21-37页 |
| 3.1 脉冲发生电路的设计 | 第21-26页 |
| 3.1.1 常用的脉冲发生方法 | 第21-22页 |
| 3.1.2 极窄脉冲发生电路的设计 | 第22-26页 |
| 3.2 脉冲接收电路的设计 | 第26-27页 |
| 3.3 高速数据采集电路的设计 | 第27-31页 |
| 3.3.1 数据采集方式的选择 | 第28-29页 |
| 3.3.2 AD 采样电路的设计 | 第29-31页 |
| 3.4 STM32+FPGA 控制部分的电路设计 | 第31-34页 |
| 3.4.1 STM32 外围电路介绍 | 第31-33页 |
| 3.4.2 FPGA 外围配置电路的设计 | 第33-34页 |
| 3.4.3 STM32 与 FPGA 的连接电路 | 第34页 |
| 3.5 晶振电路的设计 | 第34-35页 |
| 3.6 本章小结 | 第35-37页 |
| 第4章 采集控制中关键部分的 Verilog 实现 | 第37-44页 |
| 4.1 数据处理部分的软件设计方案 | 第37-38页 |
| 4.2 系统中的时钟管理及存储器 | 第38-40页 |
| 4.2.1 时钟管理模块 PLL | 第38-39页 |
| 4.2.2 双口 RAM 数据存储模块 | 第39-40页 |
| 4.3 STM32 控制部分的软件设计 | 第40-41页 |
| 4.4 数据采集部分时序的 Verilog 实现 | 第41-43页 |
| 4.4.1 多次采样的延时逻辑控制实现 | 第41页 |
| 4.4.2 数据采样时钟的实现 | 第41-42页 |
| 4.4.3 数据处理模块功能的同步 | 第42-43页 |
| 4.5 本章小结 | 第43-44页 |
| 第5章 反射脉冲时间拐点的精确提取技术 | 第44-52页 |
| 5.1 小波变换 | 第44-46页 |
| 5.1.1 连续小波变换 | 第44页 |
| 5.1.2 离散小波变换 | 第44-45页 |
| 5.1.3 小波消噪声原理 | 第45-46页 |
| 5.2 小波变换的信号奇异性检测 | 第46-47页 |
| 5.2.1 信号奇异性的概念 | 第46页 |
| 5.2.2 反射信号奇异性的小波检测 | 第46-47页 |
| 5.2.3 信号奇异性指数的模极大值搜索法 | 第47页 |
| 5.3 尺度选择相关系数最小算法 | 第47-48页 |
| 5.4 时间拐点分析 | 第48-51页 |
| 5.5 本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-56页 |
| 攻读硕士期间发表的学术论文 | 第56-57页 |
| 致谢 | 第57页 |