| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 目录 | 第6-8页 |
| 1 绪论 | 第8-15页 |
| 1.1 跳频通信的发展现状 | 第8-14页 |
| 1.1.1 传统跳频通信 | 第9-11页 |
| 1.1.2 分布式跳频通信 | 第11-12页 |
| 1.1.3 动态双频跳频通信 | 第12-13页 |
| 1.1.4 跳频通信的发展方向 | 第13-14页 |
| 1.2 论文的研究内容及结构安排 | 第14-15页 |
| 2 动态双频跳频通信系统 | 第15-28页 |
| 2.1 传统跳频通信系统简介 | 第15-19页 |
| 2.1.1 基本原理 | 第15-16页 |
| 2.1.2 数学模型 | 第16-17页 |
| 2.1.3 主要技术指标 | 第17-18页 |
| 2.1.4 关键技术 | 第18-19页 |
| 2.2 动态双频跳频通信系统模型 | 第19-27页 |
| 2.2.1 拓扑结构 | 第20-21页 |
| 2.2.2 同步协议 | 第21-26页 |
| 2.2.3 系统性能 | 第26-27页 |
| 2.3 本章小结 | 第27-28页 |
| 3 双频跳频电台整体结构设计 | 第28-52页 |
| 3.1 电台整体结构及其数据协议 | 第28-37页 |
| 3.1.1 数据总线及各模块接口 | 第29-30页 |
| 3.1.2 工作原理 | 第30-35页 |
| 3.1.3 CPU | 第35-37页 |
| 3.2 几个主要的二级模块及其数据协议 | 第37-51页 |
| 3.2.1 跳频码发生器 | 第37-40页 |
| 3.2.2 频率控制字ROM | 第40-42页 |
| 3.2.3 直接数字频率合成器 | 第42-43页 |
| 3.2.4 发射端模块 | 第43-46页 |
| 3.2.5 接收端模块 | 第46-51页 |
| 3.3 本章小结 | 第51-52页 |
| 4 部分模块或单元的FPGA设计与仿真调试 | 第52-60页 |
| 4.1 DDS的FPGA设计与仿真 | 第52-55页 |
| 4.1.1 DDS的FPGA设计 | 第52-54页 |
| 4.1.2 仿真结果 | 第54-55页 |
| 4.2 BPSK调制解调的FPGA设计与仿真 | 第55-58页 |
| 4.2.1 BPSK非相干解调原理 | 第55-56页 |
| 4.2.2 BPSK调制解调的DSP Builder建模 | 第56-57页 |
| 4.2.3 仿真结果 | 第57-58页 |
| 4.3 并行状态检测单元的FPGA设计与仿真 | 第58-59页 |
| 4.3.1 并行状态检测单元的FPGA设计 | 第58-59页 |
| 4.3.2 仿真结果 | 第59页 |
| 4.4 本章小结 | 第59-60页 |
| 5 结论与展望 | 第60-62页 |
| 5.1 论文结论 | 第60页 |
| 5.2 课题展望 | 第60-62页 |
| 参考文献 | 第62-67页 |
| 攻读学位期间主要的研究成果 | 第67-68页 |
| 致谢 | 第68页 |