高性能计算机互连网络低功耗设计模拟与实现
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-22页 |
| 1.1 课题研究背景 | 第12-13页 |
| 1.1.1 课题来源 | 第12页 |
| 1.1.2 课题研究背景 | 第12-13页 |
| 1.2 研究现状 | 第13-19页 |
| 1.2.1 HPC互连网络的分类 | 第13-16页 |
| 1.2.2 HPC互连网络低功耗技术 | 第16-17页 |
| 1.2.3 HPC互连网络模拟平台 | 第17-19页 |
| 1.3 课题研究内容和创新点 | 第19-20页 |
| 1.4 论文结构 | 第20-22页 |
| 第二章 HPC互连网络硬件低功耗方法 | 第22-32页 |
| 2.1 HPC互连网络硬件低功耗相关技术 | 第22-26页 |
| 2.1.1 高性能路由器体系结构 | 第22-23页 |
| 2.1.2 路由器Power-gating技术 | 第23-24页 |
| 2.1.3 多层网络技术 | 第24-26页 |
| 2.2 HPC互连网络硬件低功耗设计方案 | 第26-28页 |
| 2.3 硬件低功耗实现关键技术 | 第28-32页 |
| 2.3.1 局部拥塞检测机制 | 第28-29页 |
| 2.3.2 子网选择策略 | 第29-30页 |
| 2.3.3 路由器开关策略 | 第30-32页 |
| 第三章 软件指导的HPC互连网络低功耗方法 | 第32-75页 |
| 3.1 面向E级计算的拓扑结构与通信特征分析 | 第32-43页 |
| 3.1.1 HPC典型网络拓扑结构分析 | 第32-37页 |
| 3.1.2 HPC典型应用通信特征分析 | 第37-43页 |
| 3.2 路由规则指导下的拓扑图划分方法 | 第43-46页 |
| 3.2.1 路由器空间和时间占用性分析 | 第44-45页 |
| 3.2.2 拓扑图划分 | 第45-46页 |
| 3.3 拓扑感知的资源分配算法的实现 | 第46-55页 |
| 3.3.1 拓扑感知的资源分配算法 | 第47-53页 |
| 3.3.2 任务调度与任务映射 | 第53-54页 |
| 3.3.3 作业集生成方法 | 第54-55页 |
| 3.4 软件指导的HPC互连网络低功耗设计方案 | 第55-57页 |
| 3.5 软件指导的HPC互连网络低功耗方案评测 | 第57-75页 |
| 3.5.1 实验环境与测试集 | 第57-59页 |
| 3.5.2 实验结果与分析 | 第59-75页 |
| 第四章 HPC互连网络功耗模拟器的设计与实现 | 第75-93页 |
| 4.1 模拟器整体框架设计 | 第75-78页 |
| 4.2 模拟器初步实现 | 第78-84页 |
| 4.2.1 负载生成模块 | 第79-81页 |
| 4.2.2 路由器开关模块 | 第81-83页 |
| 4.2.3 功耗统计模块 | 第83-84页 |
| 4.3 模拟器测试与结果分析 | 第84-93页 |
| 4.3.1 实验环境与测试集 | 第84-85页 |
| 4.3.2 实验结果与分析 | 第85-93页 |
| 第五章 结束语 | 第93-95页 |
| 5.1 工作总结 | 第93-94页 |
| 5.2 研究展望 | 第94-95页 |
| 致谢 | 第95-97页 |
| 参考文献 | 第97-104页 |
| 作者在学期间取得的学术成果 | 第104页 |
