摘要 | 第10-11页 |
ABSTRACT | 第11-12页 |
第一章 绪论 | 第13-16页 |
1.1 引言 | 第13页 |
1.2 研究的意义与挑战 | 第13-14页 |
1.3 本文的主要工作 | 第14-15页 |
1.4 论文结构 | 第15-16页 |
第二章 FPGA原型验证平台介绍 | 第16-28页 |
2.1 FPGA概述 | 第16-22页 |
2.1.1 FPGA的发展及应用 | 第16-17页 |
2.1.2 FPGA的工作原理 | 第17-18页 |
2.1.3 FPGA芯片的基本架构 | 第18-20页 |
2.1.4 Xilinx Virtex-7 系列FPGA特点 | 第20-22页 |
2.2 FPGA原型验证平台介绍 | 第22-26页 |
2.2.1 FPGA原型验证平台的基本架构 | 第22-24页 |
2.2.2 FPGA原型验证板 | 第24-25页 |
2.2.3 FPGA设计开发流程介绍 | 第25-26页 |
2.2.4 FPGA原型验证测试程序 | 第26页 |
2.3 FPGA原型验证平台实现需要注意的问题 | 第26-27页 |
2.4 小结 | 第27-28页 |
第三章 FPGA验证平台内部存储系统的设计与实现 | 第28-50页 |
3.1 DDR3 SDRAM介绍 | 第28-33页 |
3.1.1 DDR3 SDRAM结构 | 第28-29页 |
3.1.2 DDR3 SDRAM特性 | 第29-30页 |
3.1.3 DDR3 SDRAM命令解析 | 第30-31页 |
3.1.4 DDR3 SDRAM工作过程 | 第31-33页 |
3.2 AXI4总线介绍 | 第33-35页 |
3.2.1 AXI4总线介绍 | 第33页 |
3.2.2 AXI4总线读事务过程 | 第33-34页 |
3.2.3 AXI4总线写事务过程 | 第34-35页 |
3.3 DDR3 SDRAM控制器的实现与分析 | 第35-46页 |
3.3.1 DDR3 SDRAM控制器实现过程 | 第35-37页 |
3.3.2 DDR3 SDRAM控制器整体架构 | 第37-38页 |
3.3.3 AXI4 Slave模块分析 | 第38-39页 |
3.3.4 Ui_top模块分析 | 第39-40页 |
3.3.5 MC模块分析 | 第40-43页 |
3.3.6 PHY模块分析 | 第43-46页 |
3.3.7 Infrastructure与Iodelayctrl模块分析 | 第46页 |
3.4 DDR3 SDRAM控制器验证与结果 | 第46-49页 |
3.5 小结 | 第49-50页 |
第四章 FPGA验证平台外部存储系统的设计与实现 | 第50-67页 |
4.1 SD存储卡规范及APB总线简述 | 第50-54页 |
4.1.1 SD结构与特征介绍 | 第50-52页 |
4.1.2 命令、响应以及数据传输总线简述 | 第52-53页 |
4.1.3 APB总线简述 | 第53-54页 |
4.2 SD卡控制器整体架构设计 | 第54-55页 |
4.3 APB总线模块 | 第55-56页 |
4.4 跨时钟域缓冲模块 | 第56-57页 |
4.5 SD总线控制器模块 | 第57-63页 |
4.5.1 初始化与识别模式控制模块 | 第58-60页 |
4.5.2 数据传输模式控制模块 | 第60-61页 |
4.5.3 时钟控制模块 | 第61-62页 |
4.5.4 CRC校验 | 第62-63页 |
4.6 仿真与FPGA功能验证 | 第63-66页 |
4.7 小结 | 第66-67页 |
第五章 FPGA原型验证平台存储系统的测试 | 第67-74页 |
5.1 FPGA原型验证平台存储系统的测试方案 | 第67-68页 |
5.2 测试程序分析 | 第68-71页 |
5.2.1 操作系统简述 | 第68-69页 |
5.2.2 Stream | 第69-71页 |
5.3 测试结果分析 | 第71-72页 |
5.3.1 验证平台存储系统整体性能提升 | 第71-72页 |
5.3.2 Stream测试结果分析 | 第72页 |
5.4 FPGA原型验证平台实际应用 | 第72-73页 |
5.5 小结 | 第73-74页 |
第六章 总结与展望 | 第74-76页 |
6.1 研究工作总结 | 第74页 |
6.2 后期工作展望 | 第74-76页 |
致谢 | 第76-77页 |
参考文献 | 第77-80页 |
作者在学期间取得的学术成果 | 第80页 |