| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题研究背景 | 第15-16页 |
| 1.2 提高电路可靠性的技术和方法 | 第16-17页 |
| 1.3 研究内容及章节安排 | 第17-19页 |
| 第二章 可靠性设计技术 | 第19-33页 |
| 2.1 冗余技术 | 第19-20页 |
| 2.1.1 三模冗余 | 第19-20页 |
| 2.1.2 局部冗余 | 第20页 |
| 2.2 内建自测试技术 | 第20-28页 |
| 2.2.1 内建自测试概述 | 第20-22页 |
| 2.2.2 测试向量生成 | 第22-24页 |
| 2.2.3 输出响应分析 | 第24-27页 |
| 2.2.4 内建自测试结构 | 第27-28页 |
| 2.2.5 BIST在高可靠性电路设计中的应用 | 第28页 |
| 2.3 纠错编码技术 | 第28-29页 |
| 2.3.1 纠错编码概述 | 第28页 |
| 2.3.2 汉明码技术 | 第28-29页 |
| 2.4 故障注入技术 | 第29-32页 |
| 2.4.1 故障模型 | 第29-31页 |
| 2.4.2 故障注入 | 第31-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 基于RISC的ASIP处理器及其并行结构设计 | 第33-41页 |
| 3.1 ASIP简介 | 第33页 |
| 3.2 ASIP指令集的设计 | 第33-34页 |
| 3.3 ASIP体系结构的设计 | 第34-35页 |
| 3.4 ASIP并行处理结构 | 第35-36页 |
| 3.5 基于ASIP的MIMD并行处理系统设计 | 第36-40页 |
| 3.5.1 概述 | 第36页 |
| 3.5.2 多端口存储器结构与设计 | 第36-39页 |
| 3.5.3 MIMD并行处理系统的设计 | 第39-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第四章 高可靠性MIMD并行处理系统研究与设计 | 第41-51页 |
| 4.1 高可靠性MIMD并行处理系统的设计思路 | 第41-42页 |
| 4.2 高可靠性MIMD并行处理系统总体设计方案 | 第42-43页 |
| 4.3 内建自测试控制单元设计 | 第43-46页 |
| 4.4 切换控制单元设计 | 第46-47页 |
| 4.5 存储器可靠性设计 | 第47-48页 |
| 4.6 高可靠性MIMD并行处理系统的详细设计 | 第48-49页 |
| 4.7 本章小结 | 第49-51页 |
| 第五章 系统测试与分析 | 第51-59页 |
| 5.1 系统测试方法 | 第51-52页 |
| 5.2 系统测试结果 | 第52-57页 |
| 5.3 本章小结 | 第57-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 6.1 本文工作总结 | 第59页 |
| 6.2 展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-67页 |
| 作者简介 | 第67-68页 |