面向Sub-GHz无线通信技术的低功耗小数分频频率综合器设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第15-20页 |
| 1.1 论文研究背景及意义 | 第15-17页 |
| 1.2 国内外研究现状分析 | 第17-18页 |
| 1.2.1 频率综合器国外发展动态 | 第17页 |
| 1.2.2 频率综合器国内发展动态 | 第17-18页 |
| 1.2.3 频率综合器未来发展趋势 | 第18页 |
| 1.3 论文的组织结构 | 第18-20页 |
| 2 频率综合器概述 | 第20-42页 |
| 2.1 频率综合器简述 | 第20页 |
| 2.2 锁相环型频率综合器的系统结构 | 第20-23页 |
| 2.2.1 整数分频频率综合器 | 第20-22页 |
| 2.2.2 小数分频频率综合器 | 第22页 |
| 2.2.3 全数字锁相环型频率综合器 | 第22-23页 |
| 2.3 锁相环型频率综合器的核心电路模块 | 第23-36页 |
| 2.3.1 鉴频鉴相器和电荷泵 | 第23-25页 |
| 2.3.2 环路滤波器 | 第25-26页 |
| 2.3.3 压控振荡器 | 第26-31页 |
| 2.3.4 分频器 | 第31-34页 |
| 2.3.5 Delta-Sigma调制器 | 第34-36页 |
| 2.4 频率综合器的性能指标 | 第36-38页 |
| 2.4.1 相位噪声 | 第36-37页 |
| 2.4.2 调谐范围 | 第37页 |
| 2.4.3 杂散 | 第37页 |
| 2.4.4 频率步进 | 第37-38页 |
| 2.4.5 锁定时间 | 第38页 |
| 2.5 频率综合器的环路分析 | 第38-41页 |
| 2.5.1 频率综合器环路分析 | 第38-39页 |
| 2.5.2 频率综合器相位噪声分析 | 第39-41页 |
| 2.6 本章小结 | 第41-42页 |
| 3 电路模块设计方法 | 第42-68页 |
| 3.1 鉴频鉴相器的设计方法 | 第42-44页 |
| 3.2 电荷泵的设计方法 | 第44-48页 |
| 3.3 环路滤波器的设计方法 | 第48-51页 |
| 3.4 压控振荡器的设计方法 | 第51-56页 |
| 3.5 分频器的设计方法 | 第56-59页 |
| 3.6 Delta-Sigma调制器的设计方法 | 第59-63页 |
| 3.7 自动频率校准算法 | 第63-66页 |
| 3.8 本章小结 | 第66-68页 |
| 4 Sub-GHz频率综合器的设计与实现 | 第68-85页 |
| 4.1 Sub-GHz频率综合器的研究背景 | 第68-69页 |
| 4.2 Sub-GHz频率综合器的系统设计 | 第69-70页 |
| 4.3 Sub-GHz频率综合器的模块设计 | 第70-80页 |
| 4.3.1 鉴频鉴相器 | 第70-71页 |
| 4.3.2 电荷泵 | 第71-72页 |
| 4.3.3 宽带压控振荡器 | 第72-76页 |
| 4.3.4 多模分频器 | 第76页 |
| 4.3.5 环路滤波器和系统环路仿真 | 第76-78页 |
| 4.3.6 版图设计与实现 | 第78-80页 |
| 4.4 Sub-GHz频率综合器的测试结果 | 第80-84页 |
| 4.4.1 PCB电路板设计 | 第80页 |
| 4.4.2 芯片封装 | 第80-81页 |
| 4.4.3 测试平台搭建 | 第81页 |
| 4.4.4 测试结果和分析 | 第81-84页 |
| 4.5 本章小结 | 第84-85页 |
| 5 总结与展望 | 第85-87页 |
| 5.1 工作总结 | 第85-86页 |
| 5.2 未来展望 | 第86-87页 |
| 参考文献 | 第87-91页 |
| 硕士在读期间研究成果 | 第91页 |
