| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 论文选题背景及意义 | 第8-10页 |
| 1.1.1 论文选题的技术背景 | 第8-9页 |
| 1.1.2 论文选题的意义 | 第9-10页 |
| 1.2 主要研究工作及成果 | 第10页 |
| 1.3 论文的内容及结构概述 | 第10-11页 |
| 1.4 本章小结 | 第11-12页 |
| 第二章 通用终端测试仪表概述 | 第12-22页 |
| 2.1 LTE/LTE-A通用终端测试仪器功能概述 | 第12页 |
| 2.2 通用终端测试仪器系统架构 | 第12-15页 |
| 2.2.1 通用终端测试仪器的硬件架构概述 | 第13-14页 |
| 2.2.2 终端测试仪器的核心协议软件概述 | 第14-15页 |
| 2.3 TCl6638k2k模块介绍 | 第15-20页 |
| 2.3.1 中断模块 | 第15-16页 |
| 2.3.2 多核导航机制 | 第16-20页 |
| 2.4 系统指标要求 | 第20页 |
| 2.5 本章小结 | 第20-22页 |
| 第三章 面向测试仪表平台的SRIO拓扑网络研究与设计 | 第22-40页 |
| 3.1 通用终端测试仪表的底层通信架构选型研究 | 第22-28页 |
| 3.1.1 网络拓扑协议选型研究 | 第22-25页 |
| 3.1.2 PCIE | 第25-26页 |
| 3.1.3 HyperLink | 第26-27页 |
| 3.1.4 各协议比较 | 第27-28页 |
| 3.2 Serial Rapid I/O协议研究 | 第28-33页 |
| 3.2.1 Rapid I/O协议与TCP/IP模型的比较 | 第28-31页 |
| 3.2.2 Rapid I/O协议包格式 | 第31-32页 |
| 3.2.3 通用测试仪表的底层互连网络流量控制研究 | 第32-33页 |
| 3.3 SRIO事务的支持 | 第33页 |
| 3.4 通用测试仪表拓扑网络交换节点研究 | 第33-38页 |
| 3.5 通用仪表平台底层拓扑设计 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第四章 通用终端测试仪底层拓扑网络设计与实现 | 第40-50页 |
| 4.1 通用测试仪表SRJO物理层设计 | 第40-43页 |
| 4.1.1 通用测试仪表SRIO | 第40-42页 |
| 4.1.2 通用测试仪表SRIO物理层错误处理机制 | 第42-43页 |
| 4.2 通用测试仪表传输层设计 | 第43-48页 |
| 4.2.1 传输层链路配置 | 第43页 |
| 4.2.2 传输层路由配置 | 第43-46页 |
| 4.2.3 拓扑网络核间通信 | 第46-48页 |
| 4.3 通用测试仪表逻辑层设计 | 第48-50页 |
| 4.3.1 Direct I/O数据传输设计 | 第48页 |
| 4.3.2 网络拓扑数据流消息设计 | 第48-50页 |
| 第五章 验证与分析 | 第50-64页 |
| 5.1 SRIO模块验证 | 第50-58页 |
| 5.1.1 SRIO片内自环验证设计 | 第50-52页 |
| 5.1.2 SRIO网络交换节点验证 | 第52-54页 |
| 5.1.3 通信测试仪表SRIO系统链路验证 | 第54-58页 |
| 5.1.4 SRIO与FPGA链路验证 | 第58页 |
| 5.2 拓扑网络时延分析 | 第58-59页 |
| 5.3 拓扑网络传输中负载与实际带宽分析 | 第59-62页 |
| 5.4 通信模块在多小区载波聚合测试的应用 | 第62-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 论文总结 | 第64-65页 |
| 6.2 工作展望 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 附录 | 第68-70页 |
| 致谢 | 第70页 |
