PCI Express数据链路层关键模块的设计与验证
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 本论文专用术语注释表 | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 总线技术概述 | 第9-11页 |
| 1.2 研究现状 | 第11-12页 |
| 1.3 课题研究背景及意义 | 第12-13页 |
| 1.4 论文主要内容与结构安排 | 第13-15页 |
| 第二章 PCI Express 2.0协议介绍 | 第15-23页 |
| 2.1 PCI Express的拓扑结构 | 第15-16页 |
| 2.2 PCI Express链路和带宽 | 第16-17页 |
| 2.3 PCI Express分层结构 | 第17-19页 |
| 2.4 PCI Express事务层 | 第19-21页 |
| 2.5 本章小结 | 第21-23页 |
| 第三章 数据链路层标准研究 | 第23-35页 |
| 3.1 数据链路层提供的服务 | 第23页 |
| 3.2 数据链路层包 | 第23-25页 |
| 3.2.1 DLLP的结构和类型 | 第23-24页 |
| 3.2.2 DLLP的包格式 | 第24-25页 |
| 3.3 数据链路层功能模块概述 | 第25-28页 |
| 3.3.1 发送模块基本组成 | 第25-27页 |
| 3.3.2 接收模块基本组成 | 第27-28页 |
| 3.4 数据链路层收发协议详解 | 第28-33页 |
| 3.4.1 发送端原理详解 | 第29-31页 |
| 3.4.2 接收端原理详解 | 第31-33页 |
| 3.5 本章小结 | 第33-35页 |
| 第四章 数据链路层的设计与实现 | 第35-57页 |
| 4.1 设计方法 | 第35页 |
| 4.2 系统结构 | 第35-37页 |
| 4.3 发送端模块设计 | 第37-45页 |
| 4.3.1 仲裁器 | 第37页 |
| 4.3.2 TLP发送模块 | 第37-38页 |
| 4.3.3 CRC校验模块 | 第38-42页 |
| 4.3.4 重传管理模块 | 第42-44页 |
| 4.3.5 DLLP生成器及同步FIFO | 第44-45页 |
| 4.3.6 变速箱模块 | 第45页 |
| 4.4 接收端模块设计 | 第45-49页 |
| 4.4.1 数据分发 | 第46页 |
| 4.4.2 TLP接收 | 第46-47页 |
| 4.4.3 DLLP接收 | 第47-48页 |
| 4.4.4 流量控制 | 第48-49页 |
| 4.5 链路管理模块设计 | 第49-51页 |
| 4.5.1 数据链路层状态机设计 | 第49-50页 |
| 4.5.2 错误处理模块 | 第50-51页 |
| 4.6 电源管理模块 | 第51-52页 |
| 4.7 激励器设计 | 第52-53页 |
| 4.8 FPGA高速收发器应用 | 第53-55页 |
| 4.9 设计延时 | 第55页 |
| 4.10 本章小结 | 第55-57页 |
| 第五章 设计的仿真和验证 | 第57-71页 |
| 5.1 验证方法与验证平台概述 | 第57-58页 |
| 5.1.1 测试平台 | 第57-58页 |
| 5.1.2 软硬件环境 | 第58页 |
| 5.1.3 软件仿真 | 第58页 |
| 5.2 模块功能仿真 | 第58-66页 |
| 5.2.1 发送端的功能仿真 | 第58-62页 |
| 5.2.2 接收端的功能仿真 | 第62-65页 |
| 5.2.3 链路管理模块仿真 | 第65页 |
| 5.2.4 整体功能仿真 | 第65-66页 |
| 5.3 设计综合 | 第66-67页 |
| 5.4 FPGA验证 | 第67-69页 |
| 5.5 本章小结 | 第69-71页 |
| 第六章 总结和展望 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-77页 |
| 攻读硕士学位期间已发表论文 | 第77页 |
