扩频信号压缩捕获算法研究与实现
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 扩频信号快速捕获技术发展现状 | 第10-13页 |
| 1.2.1 扩频捕获技术发展简介 | 第10-12页 |
| 1.2.2 扩频压缩捕获技术 | 第12-13页 |
| 1.3 本文创新点及工作内容安排 | 第13-15页 |
| 2 直扩系统及其捕获技术概述 | 第15-31页 |
| 2.1 直扩通信系统接收机设计 | 第15-21页 |
| 2.1.1 直扩系统简介 | 第15-16页 |
| 2.1.2 直扩接收机结构 | 第16-17页 |
| 2.1.3 数字下变频 | 第17-18页 |
| 2.1.4 载波频率与相位跟踪 | 第18-21页 |
| 2.2 伪码捕获技术 | 第21-29页 |
| 2.2.1 时频二维搜索技术 | 第21-24页 |
| 2.2.2 匹配滤波器技术 | 第24-25页 |
| 2.2.3 PMF-FFT捕获技术 | 第25-29页 |
| 2.3 本章小结 | 第29-31页 |
| 3 FFT伪码并行捕获与频率压缩搜索 | 第31-57页 |
| 3.1 基于FFT的伪码并行捕获算法 | 第31-39页 |
| 3.1.1 FFT伪码并行捕获原理 | 第32-34页 |
| 3.1.2 信号模型 | 第34-37页 |
| 3.1.3 理论性能分析 | 第37-39页 |
| 3.2 伪码并行与频率压缩搜索 | 第39-48页 |
| 3.2.1 频率压缩搜索原理 | 第39-42页 |
| 3.2.2 信号模型 | 第42-47页 |
| 3.2.3 理论性能分析 | 第47-48页 |
| 3.3 仿真对比 | 第48-56页 |
| 3.3.1 虚警概率 | 第48-50页 |
| 3.3.2 检测概率 | 第50-53页 |
| 3.3.3 平均捕获时间 | 第53-56页 |
| 3.4 本章小结 | 第56-57页 |
| 4 FFT频偏并行捕获与伪码压缩相关 | 第57-71页 |
| 4.1 二维压缩相关捕获算法 | 第57-58页 |
| 4.2 CCPC-FFT捕获算法 | 第58-63页 |
| 4.2.1 CCPC-FFT捕获算法基本原理 | 第58-59页 |
| 4.2.2 码相位压缩相关 | 第59-61页 |
| 4.2.3 FFT频偏并行捕获 | 第61-63页 |
| 4.2.4 第二驻留 | 第63页 |
| 4.3 理论性能分析 | 第63-67页 |
| 4.3.1 虚警概率 | 第64页 |
| 4.3.2 检测概率 | 第64-65页 |
| 4.3.3 平均捕获时间 | 第65-67页 |
| 4.3.4 复杂度分析 | 第67页 |
| 4.4 性能仿真对比 | 第67-70页 |
| 4.4.1 虚警概率 | 第67-68页 |
| 4.4.2 检测概率 | 第68-69页 |
| 4.4.3 平均捕获时间 | 第69-70页 |
| 4.5 本章小结 | 第70-71页 |
| 5 CCPC-FFT捕获算法的FPGA实现 | 第71-95页 |
| 5.1 系统开发平台 | 第71-72页 |
| 5.1.1 硬件开发平台 | 第71页 |
| 5.1.2 软件集成开发环境 | 第71-72页 |
| 5.2 系统参数指标 | 第72-73页 |
| 5.3 算法各模块的FPGA实现 | 第73-93页 |
| 5.3.1 双驻留系统设计方案 | 第73-79页 |
| 5.3.2 伪码产生电路设计 | 第79-82页 |
| 5.3.3 码相位压缩相关器设计 | 第82-85页 |
| 5.3.4 数据缓存电路设计 | 第85-86页 |
| 5.3.5 FFT频偏捕获电路设计 | 第86-91页 |
| 5.3.6 门限判决和同步保护电路设计 | 第91-93页 |
| 5.4 算法资源消耗 | 第93-94页 |
| 5.5 本章小结 | 第94-95页 |
| 6 总结与展望 | 第95-97页 |
| 6.1 论文总结 | 第95-96页 |
| 6.2 后续研究工作展望 | 第96-97页 |
| 致谢 | 第97-99页 |
| 参考文献 | 第99-103页 |
| 附录 | 第103页 |
| A 作者在攻读学位期间发表的论文目录 | 第103页 |
| B 作者在攻读学位期间取得的科研成果目录 | 第103页 |
