摘要 | 第3-4页 |
Abstract | 第4-5页 |
1 绪论 | 第9-15页 |
1.1 研究背景及意义 | 第9-10页 |
1.2 国内外研究综述 | 第10-13页 |
1.2.1 雷达散射成像技术研究概述 | 第10-11页 |
1.2.2 频率综合技术概述 | 第11-12页 |
1.2.3 可编程逻辑器件概述 | 第12-13页 |
1.3 论文研究内容及章节安排 | 第13-15页 |
2 散射成像及频率综合技术 | 第15-31页 |
2.1 雷达散射成像技术 | 第15-17页 |
2.1.1 雷达散射成像原理 | 第15页 |
2.1.2 雷达散射中心类别 | 第15-16页 |
2.1.3 雷达散射成像分辨率 | 第16-17页 |
2.2 直接数字频率合成技术 | 第17-24页 |
2.2.1 DDS的结构 | 第17-19页 |
2.2.2 DDS的数学原理 | 第19-20页 |
2.2.3 DDS的特点 | 第20页 |
2.2.4 DDS的理想频谱特性 | 第20-22页 |
2.2.5 DDS的杂散分析 | 第22-24页 |
2.3 锁相环技术原理 | 第24-30页 |
2.3.1 锁相环的原理与结构 | 第24-27页 |
2.3.2 锁相环相位模型 | 第27-28页 |
2.3.3 锁相环的特性分析 | 第28-30页 |
2.4 本章小结 | 第30-31页 |
3 系统方案设计 | 第31-42页 |
3.1 系统技术指标 | 第31页 |
3.2 成像频率源信号体制 | 第31-32页 |
3.3 DDS/PLL常用结构 | 第32-35页 |
3.3.1 环外插入混频器的DDS/PLL结构 | 第32-33页 |
3.3.2 环内插入混频器的DDS/PLL结构 | 第33页 |
3.3.3 环内插入DDS的DDS/PLL结构 | 第33-34页 |
3.3.4 DDS直接激励PLL的DDS/PLL结构 | 第34-35页 |
3.4 方案确定及主要器件选型 | 第35-39页 |
3.4.1 DDS芯片选择 | 第36-37页 |
3.4.2 DDS参考时钟选择 | 第37-38页 |
3.4.3 PLL电路芯片选择 | 第38-39页 |
3.4.4 100MHz晶振选型 | 第39页 |
3.5 方案可行性分析 | 第39-41页 |
3.5.1 输出频率分析 | 第39页 |
3.5.2 相位噪声分析 | 第39-40页 |
3.5.3 杂散分析 | 第40-41页 |
3.6 本章小结 | 第41-42页 |
4 雷达散射成像系统频率综合源硬件电路设计 | 第42-67页 |
4.1 频率综合源结构设计 | 第42页 |
4.2 FPGA核心处理电路设计 | 第42-45页 |
4.2.1 配置电路 | 第43-45页 |
4.2.2 时钟电路 | 第45页 |
4.3 数据存储电路设计 | 第45-46页 |
4.4 数据通信电路设计 | 第46-48页 |
4.5 DDS电路设计 | 第48-57页 |
4.5.1 DDS参考时钟电路 | 第48-56页 |
4.5.2 DDS核心电路 | 第56-57页 |
4.6 PLL电路设计 | 第57-63页 |
4.6.1 鉴相器电路 | 第57-59页 |
4.6.2 环路滤波电路 | 第59-63页 |
4.7 电源电路设计 | 第63-65页 |
4.8 PCB板设计 | 第65-66页 |
4.9 本章小结 | 第66-67页 |
5 雷达散射成像系统频率综合源软件实现与结果 | 第67-84页 |
5.1 FPGA功能划分 | 第67页 |
5.2 系统时钟模块 | 第67页 |
5.3 FLASH控制器模块 | 第67-69页 |
5.4 译码模块 | 第69-70页 |
5.5 DDS控制器模块 | 第70-75页 |
5.6 PLL控制器模块 | 第75-77页 |
5.6.1 ADF4351控制器模块 | 第75-76页 |
5.6.2 ADF4108控制器模块 | 第76-77页 |
5.7 ROM与RAM设计 | 第77-78页 |
5.8 USB控制器模块 | 第78-80页 |
5.8.1 USB控制接口模块 | 第78页 |
5.8.2 上位机控制台模块 | 第78-80页 |
5.9 系统调试结果 | 第80-83页 |
5.10 本章小结 | 第83-84页 |
6 总结与展望 | 第84-85页 |
致谢 | 第85-86页 |
参考文献 | 第86-89页 |
附录A | 第89-90页 |
附录B | 第90-91页 |
附录C | 第91页 |