| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 引言 | 第8-12页 |
| 1.1 课题来源与研究背景 | 第8-9页 |
| 1.1.1 课题来源 | 第8页 |
| 1.1.2 课题研究背景 | 第8页 |
| 1.1.3 课题研究意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.2.1 CCD图像采集国内外研究现状 | 第9页 |
| 1.2.2 FPGA图像处理国内外研究现状 | 第9-10页 |
| 1.3 本论文研究内容以及章节安排 | 第10-12页 |
| 1.3.1 研究内容 | 第10-11页 |
| 1.3.2 论文章节安排 | 第11-12页 |
| 第2章 图像采集与处理系统硬件设计 | 第12-27页 |
| 2.1 CCD器件简介 | 第12-14页 |
| 2.1.1 CCD器件简介 | 第12-13页 |
| 2.1.2 CCD器件关键特性参数 | 第13-14页 |
| 2.2 FPGA器件简介 | 第14-16页 |
| 2.3 系统硬件电路总体方案设计 | 第16-17页 |
| 2.4 线阵CCD图像传感器驱动及其外围电路 | 第17-19页 |
| 2.5 FPGA电路 | 第19-21页 |
| 2.6 图像缓存及显示电路 | 第21-23页 |
| 2.7 电源电路设计 | 第23-24页 |
| 2.8 串口通讯电路 | 第24-26页 |
| 2.9 本章小结 | 第26-27页 |
| 第3章 线阵CCD图像采集逻辑设计 | 第27-38页 |
| 3.1 线阵CCD驱动逻辑设计 | 第29-31页 |
| 3.2 线阵相机配置逻辑设计 | 第31-35页 |
| 3.3 模数转换器驱动逻辑设计 | 第35-36页 |
| 3.4 本章小结 | 第36-38页 |
| 第4章 线阵CCD图像缓存与显示逻辑设计 | 第38-54页 |
| 4.1 CCD图像缓存逻辑设计 | 第38-48页 |
| 4.1.1 双口RAM图像缓存逻辑设计 | 第38-39页 |
| 4.1.2 FIFO缓存逻辑设计 | 第39-42页 |
| 4.1.3 SDRAM控制器逻辑设计 | 第42-48页 |
| 4.2 数字图像显示逻辑设计 | 第48-52页 |
| 4.2.1 VGA显示原理 | 第48-50页 |
| 4.2.2 VGA显示逻辑设计 | 第50-52页 |
| 4.3 本章小结 | 第52-54页 |
| 第5章 线阵CCD图像处理逻辑设计及整体验证 | 第54-70页 |
| 5.1 中值滤波算法的Verilog HDL实现 | 第54-59页 |
| 5.2 颜色识别算法的Verilog HDL实现 | 第59-63页 |
| 5.3 系统整体验证 | 第63-69页 |
| 5.3.1 线阵CCD图像采集、图像缓存与显示模块验证 | 第63-65页 |
| 5.3.2 线阵CCD图像处理模块验证 | 第65-69页 |
| 5.4 本章小结 | 第69-70页 |
| 第6章 总结与展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |
| 作者简介及攻读硕士学位期间科研成果 | 第75页 |
| 作者简介 | 第75页 |
| 攻读硕士学位期间发表的论文 | 第75页 |