| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 英文缩略语 | 第9-10页 |
| 第一章 绪论 | 第10-20页 |
| 1.1 研究背景 | 第10-18页 |
| 1.1.1 车载自组织网络 | 第10-12页 |
| 1.1.2 通信中的同步技术 | 第12-16页 |
| 1.1.3 FPGA的发展及应用 | 第16-18页 |
| 1.2 国内外研究现状 | 第18页 |
| 1.3 论文研究内容及结构安排 | 第18-20页 |
| 第二章 车载自组织网络节点同步检测算法 | 第20-26页 |
| 2.1 车载自组织网络节点同步方案 | 第20-21页 |
| 2.2 车载自组织网络节点同步检测算法 | 第21-25页 |
| 2.2.1 滑动相关器 | 第21-22页 |
| 2.2.2 自适应门限 | 第22-23页 |
| 2.2.3 双相关峰检测过程 | 第23-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 同步检测的基带接收机设计 | 第26-54页 |
| 3.1 FPGA模块 | 第26-35页 |
| 3.1.1 FPGA的输入输出资源 | 第26-28页 |
| 3.1.2 FPGA的配置方式 | 第28-34页 |
| 3.1.3 FPGA全局时钟资源 | 第34-35页 |
| 3.2 模数转换ADS5463模块 | 第35-47页 |
| 3.2.1 模数转换器原理及技术指标 | 第36-40页 |
| 3.2.2 模数转换器ADS5463 | 第40-47页 |
| 3.3 存储器DDR2 SDRAM模块 | 第47-51页 |
| 3.4 信号完整性 | 第51-53页 |
| 3.5 本章小结 | 第53-54页 |
| 第四章 FPGA设计及硬件电路测试 | 第54-82页 |
| 4.1 FPGA设计流程 | 第54-60页 |
| 4.1.1 ISE中对FPGA和PROM编程 | 第56-57页 |
| 4.1.2 ChipScope Pro进行硬件调试 | 第57-60页 |
| 4.2 FPGA内的DCM和Block RAM资源 | 第60-65页 |
| 4.2.1 DCM的功能和使用 | 第60-62页 |
| 4.2.2 BRAM功能和使用 | 第62-65页 |
| 4.3 使用FIR IP核进行滤波器和相关器设计 | 第65-72页 |
| 4.4 基带接收机板卡测试 | 第72-81页 |
| 4.4.1 ADC动态性能测试的FFT法 | 第74-76页 |
| 4.4.2 运用MPMC进行DDR2 SDRAM控制器设计 | 第76-81页 |
| 4.5 本章小结 | 第81-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 5.1 工作总结 | 第82页 |
| 5.2 工作展望 | 第82-84页 |
| 致谢 | 第84-86页 |
| 参考文献 | 第86-88页 |
