| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-16页 |
| 1.1 课题的研究背景 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 本文的主要工作和章节安排 | 第15-16页 |
| 第2章 双模式ADS-B收发机系统设计及关键技术的研究 | 第16-28页 |
| 2.1 双模式ADS-B收发机的技术指标 | 第16-17页 |
| 2.2 发射机系统结构方案 | 第17-18页 |
| 2.3 接收机系统结构方案 | 第18-19页 |
| 2.4 ASK/2CPFSK调制解调技术 | 第19-24页 |
| 2.4.1 2ASK调制技术 | 第19-20页 |
| 2.4.2 2ASK解调技术 | 第20-22页 |
| 2.4.3 2CPFSK调制技术 | 第22-23页 |
| 2.4.4 2CPFSK解调技术 | 第23-24页 |
| 2.5 直接数字频率合成器 | 第24-26页 |
| 2.6 滤波器 | 第26-27页 |
| 2.6.1 LC滤波器 | 第26页 |
| 2.6.2 声表面滤波器 | 第26-27页 |
| 2.7 本章小结 | 第27-28页 |
| 第3章 双模式发射机系统分析各功能模块实现 | 第28-40页 |
| 3.1 ASK/CPFSK中频调制模块的设计与实现 | 第28-33页 |
| 3.1.1 ASK/CPFSK中频调制模块原理框图 | 第28-29页 |
| 3.1.2 ASK/CPFSK信号调制数字部分电路设计 | 第29-30页 |
| 3.1.3 ASK/CPFSK信号调制模拟部分电路设计 | 第30-32页 |
| 3.1.4 FPGA控制信号仿真结果 | 第32-33页 |
| 3.2 上变频模块的设计与实现 | 第33-38页 |
| 3.2.1 PLL模块电路设计 | 第33-36页 |
| 3.2.2 基于Atmega8单片机的本振控制 | 第36-37页 |
| 3.2.3 上变频模块 | 第37-38页 |
| 3.3 功率放大模块的设计与实现 | 第38-39页 |
| 3.3.1 功率放大模块主要参数 | 第38页 |
| 3.3.2 功率放大模块的设计 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第4章 双模式接收机系统分析及各功能模块实现 | 第40-54页 |
| 4.1 低噪声放大器模块设计与实现 | 第42-45页 |
| 4.1.1 低噪声放大器的设计要求 | 第42页 |
| 4.1.2 低噪声放大器三种器件方案的级间匹配网络的仿真 | 第42-45页 |
| 4.1.3 低噪声放大器的三种方案测试结果及对比 | 第45页 |
| 4.2 宽带功分器模块设计与实现 | 第45-47页 |
| 4.2.1 威尔金森宽带功分器的技术指标要求 | 第45页 |
| 4.2.2 威尔金森宽带功分器的仿真 | 第45-46页 |
| 4.2.3 威尔金森宽带功分器的测试结果 | 第46-47页 |
| 4.3 第一次下变频模块设计与实现 | 第47-48页 |
| 4.3.1 混频器模块原理 | 第47页 |
| 4.3.2 第一次下变频模块 | 第47-48页 |
| 4.4 第二次下变频模块设计与实现 | 第48页 |
| 4.5 集成滤波和自动增益放大(AGC)模块设计 | 第48-49页 |
| 4.6 数字信号处理模块硬件设计与实现 | 第49-53页 |
| 4.6.1 系统设计原则和思路 | 第49-50页 |
| 4.6.2 FPGA硬件设计 | 第50-51页 |
| 4.6.3 ADC电路设计 | 第51-52页 |
| 4.6.4 USB电路设计 | 第52页 |
| 4.6.5 SDRAM电路设计 | 第52-53页 |
| 4.7 本章小结 | 第53-54页 |
| 第5章 双模式ADS-B收发机的系统测试 | 第54-60页 |
| 5.1 系统性能测试方案 | 第54-57页 |
| 5.2 系统测试结果及分析 | 第57-59页 |
| 5.3 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间所发表的论文和取得的科研成果 | 第64-65页 |
| 致谢 | 第65-66页 |
| 附录A 部分FPGA电源原理图 | 第66-67页 |
| 附录B FPGAIO口原理图 | 第67-68页 |
| 附录C DSP配置原理图 | 第68-69页 |
| 附录D AD和AGC部分原理图 | 第69-70页 |
| 附录E SRAM和SDRAM部分原理图 | 第70-71页 |
| 附录F 接收机前端电源部分原理图 | 第71-72页 |
| 附录G 接收机前端第一次混频部分原理图 | 第72-73页 |
| 附录H 接收机前端本振电路图 | 第73-74页 |
| 附录I 接收机前端第二次混频原理图 | 第74-75页 |
| 附录J 接收机前端电压增益控制部分 | 第75-76页 |
| 附录K 发射机直接数字频率合成器部分 | 第76-77页 |
| 附录L 发射机ASK调制部分 | 第77-78页 |
| 附录M 发射机上变频部分 | 第78-79页 |
| 附录N 发射机功率放大部分 | 第79-80页 |
| 附录O 发射机电源及FPGA下载部分 | 第80页 |
