基于FPGA的卷积神经网络加速器设计
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 缩略词表 | 第14-15页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 课题背景及意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-18页 |
| 1.2.1 卷积神经网络的研究现状 | 第16-17页 |
| 1.2.2 卷积神经网络硬件的研究现状 | 第17-18页 |
| 1.3 本文的研究目标 | 第18页 |
| 1.4 论文结构安排 | 第18-20页 |
| 第二章 卷积神经网络 | 第20-32页 |
| 2.1 卷积神经网络的原理 | 第20-28页 |
| 2.1.1 二维图像卷积 | 第21-23页 |
| 2.1.2 池化采样 | 第23-24页 |
| 2.1.3 激活函数 | 第24-26页 |
| 2.1.4 反向传播算法 | 第26-27页 |
| 2.1.5 Softmax分类回归 | 第27-28页 |
| 2.2 卷积神经网络的结构 | 第28-31页 |
| 2.2.1 LeNet | 第28-30页 |
| 2.2.2 AlexNet | 第30页 |
| 2.2.3 网络结构的发展 | 第30-31页 |
| 2.3 本章小结 | 第31-32页 |
| 第三章 CORDIC算法的原理及改进 | 第32-45页 |
| 3.1 CORDIC算法的原理 | 第32-35页 |
| 3.2 CORDIC算法的工作模式 | 第35-38页 |
| 3.2.1 旋转模式 | 第36-37页 |
| 3.2.2 向量模式 | 第37-38页 |
| 3.3 旋转策略改进的CORDIC算法 | 第38-42页 |
| 3.3.1 圆周坐标系 | 第39-40页 |
| 3.3.2 双曲坐标系 | 第40-41页 |
| 3.3.3 贪心策略 | 第41页 |
| 3.3.4 改进总结 | 第41-42页 |
| 3.3.5 激活函数计算原理 | 第42页 |
| 3.4 函数硬件计算方法的对比 | 第42-44页 |
| 3.5 本章小结 | 第44-45页 |
| 第四章 基于FPGA的卷积神经网络的加速设计 | 第45-55页 |
| 4.1 系统的整体架构 | 第45-47页 |
| 4.1.1 网络结构 | 第45-46页 |
| 4.1.2 硬件系统结构 | 第46-47页 |
| 4.2 CORDIC处理器的设计 | 第47-50页 |
| 4.2.1 模块划分 | 第47-49页 |
| 4.2.2 流水线设计 | 第49-50页 |
| 4.3 卷积核的设计 | 第50-53页 |
| 4.3.1 模块划分 | 第50-52页 |
| 4.3.2 数据流分析 | 第52-53页 |
| 4.4 池化采样模块的设计 | 第53-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 系统仿真与测试 | 第55-64页 |
| 5.1 CORDIC处理器的仿真 | 第55-60页 |
| 5.1.1 软件仿真 | 第55-58页 |
| 5.1.2 硬件仿真 | 第58-60页 |
| 5.2 卷积核的仿真 | 第60-61页 |
| 5.3 系统测试与结果分析 | 第61-63页 |
| 5.3.1 测试平台 | 第61页 |
| 5.3.2 模型训练方法 | 第61-62页 |
| 5.3.3 结果分析 | 第62-63页 |
| 5.4 本章小结 | 第63-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 总结 | 第64页 |
| 6.2 展望 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻硕期间取得的研究成果 | 第70-71页 |
