| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究的背景及意义 | 第10-11页 |
| 1.2 国内外的发展现状及趋势 | 第11-12页 |
| 1.3 设计概述、研究内容与设计指标 | 第12-13页 |
| 1.3.1 设计概述 | 第12页 |
| 1.3.2 研究内容与设计指标 | 第12-13页 |
| 1.4 论文章节安排 | 第13-15页 |
| 第二章 四通道信号采集与发生控制模块的总体设计 | 第15-22页 |
| 2.1 芯片选型 | 第15-18页 |
| 2.1.1 FPGA芯片选型 | 第16页 |
| 2.1.2 时钟芯片选型 | 第16-17页 |
| 2.1.3 A/D芯片选型 | 第17-18页 |
| 2.1.4 D/A芯片选型 | 第18页 |
| 2.2 设计方案阐述 | 第18-21页 |
| 2.2.1 时钟方案 | 第18-19页 |
| 2.2.2 数据处理方案 | 第19-20页 |
| 2.2.3 芯片控制接口处理方案 | 第20-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第三章 四通道信号采集与发生控制模块的硬件设计 | 第22-36页 |
| 3.1 时钟模块硬件设计 | 第22-24页 |
| 3.2 A/D模块硬件设计 | 第24-29页 |
| 3.2.1 ADS62P49有关的计算 | 第24-25页 |
| 3.2.2 ADS62P49的硬件电路 | 第25-27页 |
| 3.2.3 ADS62P49与FPGA的连接 | 第27-29页 |
| 3.3 D/A模块硬件设计 | 第29-33页 |
| 3.3.1 DAC3283的引脚配置 | 第29-30页 |
| 3.3.2 DAC3283的FIFO设置 | 第30-32页 |
| 3.3.3 DAC3283与FPGA的连接 | 第32-33页 |
| 3.4 ADC和DAC的控制信号处理电路 | 第33-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第四章 FPGA逻辑设计 | 第36-57页 |
| 4.1 时钟模块的FPGA逻辑设计 | 第36-41页 |
| 4.1.1 AD9518的SPI时序设计 | 第36-37页 |
| 4.1.2 AD9518的分频计算 | 第37-39页 |
| 4.1.3 AD9518的一次配置 | 第39-41页 |
| 4.2 ADS62P49的FPGA逻辑设计 | 第41-46页 |
| 4.2.1 ADS62P49的SPI控制协议的实现 | 第41-43页 |
| 4.2.2 ADS62P49的初始化配置的存储 | 第43-44页 |
| 4.2.3 ADS62P49的一次配置 | 第44-46页 |
| 4.3 DAC3283的FPGA逻辑设计 | 第46-56页 |
| 4.3.1 DAC3283的SPI控制协议的实现 | 第47-48页 |
| 4.3.2 DAC3283的初始化配置的存储 | 第48页 |
| 4.3.3 IP Core生成多种频率的时钟信号 | 第48页 |
| 4.3.4 时钟信号、帧信号、发送使能信号的产生 | 第48-51页 |
| 4.3.5 数据位宽转换的处理 | 第51-52页 |
| 4.3.6 DDS模块的设计 | 第52-55页 |
| 4.3.7 芯片一次配置的实现 | 第55-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第五章 FPGA动态重构的流程及实现 | 第57-69页 |
| 5.1 使用XPS创建处理器硬件系统 | 第58-60页 |
| 5.2 使用ISE创建重构模块 | 第60-61页 |
| 5.3 为USER_LOGIC部分同步重构模块逻辑 | 第61页 |
| 5.4 使用PlanAhead实现重构区域的划分及全部比特流的生成 | 第61-65页 |
| 5.5 使用SDK创建处理器软件系统 | 第65-66页 |
| 5.6 使用ISE命令行工具合成比特流 | 第66-67页 |
| 5.7 使用iMPACT工具将合成的比特流转换为MCS文件 | 第67页 |
| 5.8 FPGA动态重构结果的测试 | 第67-69页 |
| 第六章 测试与调试 | 第69-85页 |
| 6.1 AD9518的调试与测试 | 第69-73页 |
| 6.1.1 ChipScope实测前的准备 | 第69-70页 |
| 6.1.2 ChipScope配置AD9518 | 第70-71页 |
| 6.1.3 配置时钟芯片产生的问题及解决方法 | 第71-73页 |
| 6.2 DAC3283的调试与测试 | 第73-81页 |
| 6.2.0 DDS正弦波模块的测试 | 第73-75页 |
| 6.2.1 DDS方波模块的测试 | 第75页 |
| 6.2.2 ChipScope配置DAC3283 | 第75-76页 |
| 6.2.3 使用DDS测试DAC3283 | 第76-79页 |
| 6.2.4 使用频谱分析仪对DAC的性能测试 | 第79-80页 |
| 6.2.5 测试DAC3283遇到的问题及解决办法 | 第80-81页 |
| 6.3 ADS62P49的调试与测试 | 第81-84页 |
| 6.3.1 ChipScope配置ADS62P49 | 第81页 |
| 6.3.2 ADS62P49有效位数ENOB的测试 | 第81-82页 |
| 6.3.3 使用正弦波测试ADS62P49 | 第82-83页 |
| 6.3.4 测试ADS62P49遇到的问题及解决办法 | 第83-84页 |
| 6.4 综合测试 | 第84-85页 |
| 第七章 总结与展望 | 第85-88页 |
| 7.1 总结 | 第85-87页 |
| 7.2 下一步的工作 | 第87-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-91页 |
| 附录 | 第91-94页 |
