基于CPLD的双路数字光端机的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题背景及国内外研究现状 | 第10-12页 |
| 1.2 选题目的及意义 | 第12-14页 |
| 1.3 本论文实现的技术指标及结构安排 | 第14-15页 |
| 1.4 本章小结 | 第15-16页 |
| 第二章 数字光端机框架设计及分析 | 第16-27页 |
| 2.1 框架设计和总体功能介绍 | 第16-18页 |
| 2.1.1 发射端工作原理 | 第16-17页 |
| 2.1.2 接收端工作原理 | 第17-18页 |
| 2.2 模块的介绍 | 第18-26页 |
| 2.2.1 ADC模数转换芯片 | 第18-20页 |
| 2.2.2 DAC数模转换芯片 | 第20-21页 |
| 2.2.3 光电收发一体模块 | 第21页 |
| 2.2.4 CPLD数据采集控制模块 | 第21-23页 |
| 2.2.5 并转串芯片特点 | 第23页 |
| 2.2.6 SGM9123放大模块 | 第23-24页 |
| 2.2.7 RS485的特点 | 第24-25页 |
| 2.2.8 串转并芯片的特点 | 第25-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 硬件电路的设计 | 第27-41页 |
| 3.1 硬件系统整体设计 | 第27-28页 |
| 3.2 发射端模块的设计 | 第28-32页 |
| 3.2.1 放大、滤波、钳位设计 | 第28-30页 |
| 3.2.2 模数转换设计 | 第30页 |
| 3.2.3 LVDS串化器设计 | 第30-32页 |
| 3.3 接收端模块的设计 | 第32-34页 |
| 3.3.1 放大、滤波、钳位设计 | 第32页 |
| 3.3.2 模拟信号放大设计 | 第32-33页 |
| 3.3.3 LVDS解串器设计 | 第33-34页 |
| 3.3.4 光电收发一体模块 | 第34页 |
| 3.4 CPLD最小系统的设计 | 第34-39页 |
| 3.4.1 电源模块的设计 | 第35-36页 |
| 3.4.2 配置电路设计 | 第36-37页 |
| 3.4.3 通讯接口的设计 | 第37-38页 |
| 3.4.4 复位电路的设计 | 第38-39页 |
| 3.4.5 时钟电路的设计 | 第39页 |
| 3.5 硬件电路实物图 | 第39-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第四章 模块软件的实现 | 第41-57页 |
| 4.1 语言的介绍 | 第41-44页 |
| 4.1.1 VERILOG HDL的优点 | 第41-42页 |
| 4.1.2 VERILOG HDL的流程 | 第42-44页 |
| 4.2 双路数字光端机实现思路 | 第44-45页 |
| 4.3 视频的采集 | 第45-54页 |
| 4.3.1 发送端的软件设计 | 第45-52页 |
| 4.3.2 接收端软件的设计 | 第52-54页 |
| 4.4 双路数字光端机模块的设计与实现 | 第54-56页 |
| 4.5 本章小结 | 第56-57页 |
| 第五章 音频模块的采集 | 第57-66页 |
| 5.1 音频采集的原理 | 第57-58页 |
| 5.2 音频采集模块电路图的设计 | 第58-62页 |
| 5.2.1 音频模数转换电路的设计 | 第58-59页 |
| 5.2.2 音频数模转换电路的设计 | 第59-60页 |
| 5.2.3 音频发送端信号放大电路的设计 | 第60-61页 |
| 5.2.4 音频接收端信号放大电路的设计 | 第61-62页 |
| 5.3 音频采集模块软件实现 | 第62-65页 |
| 5.4 本章小结 | 第65-66页 |
| 第六章 系统调试与测试 | 第66-71页 |
| 6.1 引脚分配 | 第66页 |
| 6.2 编程下载 | 第66-67页 |
| 6.3 RS485通信模块测试 | 第67-70页 |
| 6.3.1 发送块通信测试 | 第67-68页 |
| 6.3.2 接收端通信模块测试 | 第68页 |
| 6.3.3 硬件通信测试 | 第68-70页 |
| 6.4 本章小结 | 第70-71页 |
| 第七章 结论 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得的研究成果 | 第76-77页 |
